登录
首页 » VHDL » 第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7....

第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7....

于 2022-04-12 发布 文件大小:436.24 kB
0 102
下载积分: 2 下载次数: 1

代码说明:

第7章数字系统设计实例 7.1 半整数分频器的设计 7.2 音乐发生器 7.3 2FSK/2PSK信号产生器 7.4 实用多功能电子表 7.5 交通灯控制器 7.6 数字频率计-Chapter 7 Digital System Design Example 7.1-integer dividers designed Music Generator 7.2 7.3 2F SK/2PSK Signal Generator 7.4 Table practical multi-function electronic traffic signal controllers 7.5 7.6 Digital Cymometer

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • dianti
    6层电梯设计,采用vhdl编写,能够实验电梯功能(6-story elevator design, using vhdl prepared, able to lift function experiments)
    2014-04-06 11:41:34下载
    积分:1
  • altremote_update_cyclone5
    altera remote updata cyclone5 平台例程,无nios核版本(altera remote updata cyclone5 platform routine do not use nios)
    2021-04-23 17:38:47下载
    积分:1
  • DDS_BPSK
    基于DDS的BPSK调制器设计Verilog源码( U57FA u4E8.08 u868)
    2017-04-28 11:44:46下载
    积分:1
  • 10 0M以太网MAC
    ethernet 10 0M MAC-ethernet MAC 10,100 M
    2022-08-18 16:38:53下载
    积分:1
  • PCPU设计代码
    说明:  RISC 5级流水线CPU,带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)
    2020-06-24 04:00:01下载
    积分:1
  • fir
    用窗函数法设计一个线性相位FIR数字低通滤波器,用理想低通滤波器作为逼近滤波器,通带截止频率为0.2 ,阻带截止频率为0.4 ,阻带衰减不小于-40dB。(Window function method to design a linear phase FIR digital low-pass filter, as an ideal low-pass filter for approximation filter passband cutoff frequency of 0.2 stopband cutoff frequency of 0.4, the stop-band attenuation of less than-40dB.)
    2012-09-24 13:54:07下载
    积分:1
  • canbus verilog实现,原代码文件
    canbus verilog实现,原代码文件-canbus verilog implementation, the original source document
    2022-06-15 18:20:23下载
    积分:1
  • 携带向前看加法器
    这是为了添加 4 位东西非常有用的携带看前面加法器。进位加法器(CLA) 是加法器在数字逻辑中使用的类型。进位加法器通过减少确定运载位所需的时间量提高速度。它可以用更简单,但通常速度较慢,波纹携带加法器计算旁边的总和位的进位位对比和每一位必须等待,直到已开始计算自己的结果和进行位 (见加法器细节上波纹的串行加法器) 计算前进行。进位加法器计算一个或多个执行总和,从而减少了等待时间来计算结果的较大值位的前位。Kogge 石加法器和布伦特-西贡加法器是加法器的这种类型的例子。
    2022-01-25 14:15:25下载
    积分:1
  • soft for changing Verilog code to c++ code ,c code
    将Verilog代码转换成C++代码的软件,C源代码。-soft for changing Verilog code to c++ code ,c code
    2022-01-24 14:30:24下载
    积分:1
  • led5604
    说明:  5604FPGA驱动,能显示数字(5604里面为4个595)(5604 FPGA driver, able to display digital (5604 contains 4 595))
    2020-06-19 18:00:01下载
    积分:1
  • 696516资源总数
  • 106415会员总数
  • 3今日下载