-
在SOPC Builder的UART IP核接口
UART RS232 IPCORE for sopc builder
-RS232 UART IPCORE for sopc builder
- 2022-03-04 13:15:40下载
- 积分：1
-
VHDL for the hardware interface on the 8237 programming, you can carrying out fp...
关于vhdl对硬件接口8237的编程，可以在进行fpga/cpld设计是作为模块用到-VHDL for the hardware interface on the 8237 programming, you can carrying out fpga/cpld design is used as a module
- 2023-02-20 14:55:04下载
- 积分：1
-
Vhdl 语言设计的 16 根 4 点 FFT
介绍了设计和功能实现的 16 点 FFT 流水线。 架构基于利用该算法的变化规律，设计了蝴蝶操作和乘法器模块。 基数 4 算法。该体系结构采用四种蝴蝶，和管道阶段优化的处理速度和地区之间取得平衡。
- 2022-02-25 05:44:40下载
- 积分：1
-
adder
说明： 通过四个半加器的互联，来实现四位加法器的电路结构(Through the interconnection of four and a half adder to achieve the four adder circuit)
- 2011-02-20 15:17:15下载
- 积分：1
-
数字滤波器
使用vhdl语言实现了数字滤波器，在Spartan-6上验证通过，最大支持240阶。源代码中滤波器为低通滤波器，可通过matlab中的fdatool工具生成滤波器系数，然后更改滤波器的通带和阻带。
- 2022-08-22 02:57:39下载
- 积分：1
-
此文件给出了一个多功能交通灯的VHDL代码实现，可作为电赛的准备材料...
此文件给出了一个多功能交通灯的VHDL代码实现，可作为电赛的准备材料-This paper gives a multi-functional traffic lights to achieve the VHDL code can be used as electric materials Cup preparations
- 2022-12-01 19:05:04下载
- 积分：1
-
ram
代码实现了一个由32位寄存器组成的寄存器组，并有多个控制输入和两个输出，方便使用。(The code implements a 32-bit register consisting of registers, and there are multiple control inputs and two outputs, easy to use.)
- 2009-10-23 16:09:44下载
- 积分：1
-
Altera FPGA IP core of the source code for the use of Altera FPGA design to prov...
ALTERA的FPGA的IP核的源代码,为使用ALTERA的FPGA的相关设计提供参考.-Altera FPGA IP core of the source code for the use of Altera FPGA design to provide the relevant information.
- 2022-04-30 06:15:53下载
- 积分：1
-
双电梯控制器
说明： 使用verilog实现的双电梯控制器，1-9层，仿真通过(a bi-elevator controller written in VerilgHDL, which has floor1-9, simulation passed)
- 2020-06-17 11:44:27下载
- 积分：1
-
xa880
Join repetitive control, Very convenient to use, Iterative self-organizing data analysis.
- 2017-07-30 23:02:42下载
- 积分：1
