网站首页

这是一个基本的ARM7_Core 有基本功能但不是太完善

于 2022-01-26 发布文件大小:70.62 kB

 0  50

下载积分: 2 下载次数: 1

我要下载

代码说明：

这是一个基本的ARM7_Core 有基本功能但不是太完善-This is a basic ARM7_Core has the basic functions, but not too perfect

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

verilog to write a telephone billing program
verilog 写的电话计费器程序-verilog to write a telephone billing program

2023-01-29 16:55:03下载

积分：1
HwLog10
用verilog写的，基于查表法实现的LOG10运算器，在Altera FPGA中应用。(It is a verilog design of LOG10 calculation unit, which is based on LUT arithmatic. And it is applicated in Altera FPGA.)

2021-04-07 15:59:01下载

积分：1
加扰器解扰器设计
加扰器解扰器设计,组合逻辑电路可以选用下述不同的逻辑类型来实现：互补CMOS结构、有比电路、差分共源-共栅电压开关逻辑（DCVSL），传输门逻辑、互补传输晶体管逻辑（CPL）或动态电路结构，也可以是以上不同类型结构的混合。(Scrambler/ descrambler design)

2018-08-29 10:52:46下载

积分：1
RISC
32 bit RISC Processor with 3 stage pipeline

2010-03-03 00:09:16下载

积分：1
adder
This the adder VHDL code, it contains input and output fild, also simulate file-adder

2022-06-21 18:48:32下载

积分：1
实例
说明： FPGA 学习实例动态时钟、面积、速度优化相关代码(Codes related to dynamic clock, area and speed optimization for learning examples of FPGA)

2020-06-22 22:40:02下载

积分：1
vhdl实现vga接口设计，非常实用的一段代码，学习用
vhdl实现vga接口设计，非常实用的一段代码，学习用-vhdl achieve vga interface design

2023-05-25 04:40:03下载

积分：1
基于NiosⅡ的2 de2_tvproject
本演示使用VGA输出和DVD播放器播放视频和音频输入

2022-01-26 03:44:01下载

积分：1
基于FPGA的相位测量原理图，通过对正弦信号过零比较进入FPGA，测量相位差。可用于测量导纳等应用中。...
基于FPGA的相位测量原理图，通过对正弦信号过零比较进入FPGA，测量相位差。可用于测量导纳等应用中。

2022-02-28 15:01:07下载

积分：1
LCD1602测试程序
实现对LCD1602的Verilog HDL编程(the program for LCD1602 based on Verilog HDL)

2020-06-23 21:00:01下载

积分：1

696532资源总数
103709会员总数
38今日下载

这是一个基本的ARM7_Core 有基本功能但不是太完善

0 个回复

热门标签

热门下载

这是一个基本的ARM7_Core 有基本功能 但不是太完善

0 个回复

热门标签

热门下载

这是一个基本的ARM7_Core 有基本功能但不是太完善