网站首页

256字节深度的RS232串口程序,共分4个模块,顶层文件FIFO程序串口收和串口发.经过测试已用于产品.可靠!...

于 2022-01-26 发布文件大小:5.25 kB

 0  157

下载积分: 2 下载次数: 2

我要下载

代码说明：

256字节深度的RS232串口程序,共分4个模块,顶层文件FIFO程序串口收和串口发.经过测试已用于产品.可靠!-Depth of 256-byte Serial RS232 procedures, divided into four modules, top-level document procedures FIFO serial and serial-fat collection. After the test has been used in products. Reliable!

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

temperature
温度传感器实验，将温控芯片的温度信号通过fpga用数码管显示(temperature display)

2012-03-26 21:49:23下载

积分：1
Verilog LDPC码
说明： LDPC码的BP译码verliong程序(BP decoding veriong program of LDPC code)

2020-03-03 18:14:12下载

积分：1
DS1820
DS18B20温度传感器，用verilog语言实现(DS18B20 temperature sensor, with the verilog language)

2020-11-01 21:29:55下载

积分：1
HalfbandDec
基于FPGA开发的11阶半带升余弦FIR滤波器，用在阅读器基带滤波时的抽取滤波器使用，采用verilog语言实现。(Raised cosine FIR filter based FPGA development 11 order of half-band decimation filter used in reader baseband filtering, using verilog language implementation.)

2012-10-25 11:18:40下载

积分：1
FPGASquare-RootRaised-CosineFilter
数字通信系统中, 基带信号的频谱一般较宽, 因此传递前需对信号进行成形处理, 以改善其频谱特性,使得在消除码间干扰与达到最佳检测接收的前提下,提高信道的频带利用率。目前,数字系统中常使用的波形成形滤波器有平方根升余弦滤波器、高斯滤波器等。设计方法有卷积法或查表法, 其中: 卷积法的实现,需要消耗大量的乘法器与加法器,以构成具有一定延时的流水线结构。为降低硬件消耗,文献提出了一种分(FPGA Implementation of Square Root Raised Cosine Pulse Shaping Filter)

2011-05-04 21:23:36下载

积分：1
30 vhdl source for the beginning of the study vhdl helpful, and can help to unde...
三十个vhdl源码，对于刚开始学习vhdl的很有帮助，可以帮助理解数字电路-30 vhdl source for the beginning of the study vhdl helpful, and can help to understand digital circuit

2022-06-13 15:54:10下载

积分：1
LCD1602_B
说明： Verilog实现液晶1602显示,学习使用(Verilog LCD1602)

2009-08-09 10:57:02下载

积分：1
一个简单的曼彻斯特编码器，将串行数据转换为曼彻斯特编码数据。
A simple Manchester Encoder to convert serial data to Manchester encoded data.

2022-06-20 14:27:09下载

积分：1
DDC
verilog语言实现的数字下变频设计。在ALTERA的QUARTUS ii下实现。实用，好用。(Verilog language implementation of the digital down-conversion design. ALTERA at the implementation of QUARTUS ii. Practical, easy to use.)

2009-03-23 20:42:56下载

积分：1
VHDL语言描述的二进制十进制译码电路，已经编译完成
VHDL语言描述的二进制十进制译码电路，已经编译完成-Binary decimal decoder circuit

2022-02-22 00:13:01下载

积分：1

696516资源总数
106794会员总数
11今日下载

256字节深度的RS232串口程序,共分4个模块,顶层文件FIFO程序串口收和串口发.经过测试已用于产品.可靠!...

0 个回复

热门标签

热门下载