登录
首页 » VHDL » VHDL语言描述的二进制十进制译码电路,已经编译完成

VHDL语言描述的二进制十进制译码电路,已经编译完成

于 2022-02-22 发布 文件大小:3.50 kB
0 36
下载积分: 2 下载次数: 1

代码说明:

VHDL语言描述的二进制十进制译码电路,已经编译完成-Binary decimal decoder circuit

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 《Verilog HDL 程序设计教程》7
    《Verilog HDL 程序设计教程》7-"Verilog HDL Design Guide," 7
    2022-07-04 07:23:25下载
    积分:1
  • sinwave
    使用verilog hdl语言编程正弦波信号,能仿真出结果(Can use verilog HDL language programming sine wave signal, the simulation results )
    2013-09-18 15:27:27下载
    积分:1
  • TR0114 VHDL Language Reference
    TR0114 VHDL Language Reference
    2022-03-22 11:52:47下载
    积分:1
  • ArhivaAdrian
    Anticipated Adder for Xilinx
    2011-11-15 06:57:02下载
    积分:1
  • Camera-Interface-Overview
    主要讲述了数码相机MIPI接口协议说明,工作模式及信号传输原理等(Camera Interface Overview)
    2014-01-20 22:19:32下载
    积分:1
  • LMS算法从opencourse
    本文详细介绍了我们的电气工程项目;
    2022-03-01 15:10:31下载
    积分:1
  • vivado_LED_Flow
    本例程使用vivado2014.4工具,利用xilinx Basys3 实验板实现板载流水灯的两种模式控制。(This project uses verilog HDL to realize the the control of 16 leds loaded on Xilinx Basys3 board.)
    2016-04-19 10:19:07下载
    积分:1
  • power_control
    四轴动力模块,用一个顶模块控制,输入有:油门(20档);指令;水平仪控制指令,4个输出口(Axis power modules, with a top module control inputs are: accelerator (20 files) instruction Level control instructions, four output ports)
    2013-12-26 20:57:03下载
    积分:1
  • EDK_Tutorial_1
    EDK tutorial 1 ----------------
    2013-04-04 10:18:46下载
    积分:1
  • err
    在一些系统中,经常用到对触发信号延时一段时 间后,再对某些目标信号进行采集,通常这段延时要求 非常精确,还要做到范围可调,一般这种延时的最小时 间单位小于100ns。如果选用普通微控制器,延时系统的操作界面比较容易实现,但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题,最终选用一片常用的AlteraSVCPLD EPM7128SLC3411]作为系统的核心控制部分,来实现 信号延时、输人设定、运行显示的功能。应用Veril- o苦2〕语言,在Altera的Quartus11WebEditio详3〕软件 环境下进行编程仿真,最后烧写芯片进行系统硬件测试 -err
    2022-03-12 04:01:42下载
    积分:1
  • 696522资源总数
  • 104049会员总数
  • 30今日下载