网站首页

一个简单的曼彻斯特编码器，将串行数据转换为曼彻斯特编码数据。

于 2022-06-20 发布文件大小:3.58 kB

 0  148

下载积分: 2 下载次数: 1

我要下载

代码说明：

A simple Manchester Encoder to convert serial data to Manchester encoded data.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

gtx_aurora_zc706_clock_module
对aurora模块时钟处理模块，实现时钟的分频等处理(Aurora module clock processing module,Clock frequency division and other processing)

2018-01-23 09:03:31下载

积分：1
VGA
本科毕业设计，简易逻辑分析仪，重点在于用CPLD搭建显卡，输出VGA信号驱动显示器显示逻辑波形(A design for LA,use cpld to generate VGA signals.)

2014-04-28 11:22:01下载

积分：1
Using-fpga-implementation-SDI
用fpga实现SDI（ xapp1014-xilinx-sdi）赛灵思原厂资料(Using fpga implementation SDI (xapp1014-xilinx-sdi) Xilinx original data)

2013-10-29 15:02:18下载

积分：1
用VHDL语言实现CPLD（EPM240T100C5组成）串口接收程序
利用VHDL实现CPLD（EPM240T100C5）的串口接收程序-Using VHDL realize CPLD (EPM240T100C5) the serial receive procedure

2022-05-20 12:04:11下载

积分：1
用 vhdl 语言实现Rs232
Altera DE2 上使用 vhdl 语言设计 RS232 控制器。这是一个串口模块可用于嵌入系统。

2022-03-09 23:32:48下载

积分：1
pgaasm
is61lv25616简单的verilog程序，完成sram读写主要是基于FPGA(EP2C8Q208I8)下的SRAM驱动(1lv25616 simple verilog program, complete sram read and w1lv25616 simple verilog program, complete sram read)

2017-06-19 13:08:08下载

积分：1
I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code
我上期做的VHDL设计方案，用于在FPGA或CPLD中实现HDB3的编码-I do view on the VHDL design options for the CPLD or FPGA to achieve HDB3 code

2022-10-15 14:00:02下载

积分：1
QAM发生仿真
在Qaurtus环境下用Verilog输入实现64QAM信号的发生，用MATLAB协助验证，观察了PN序列对应的星座图。(Simulating generation of 64QAM RF Signal in Quartus II IDE,identified with MATLAB,constellation gram displayed.)

2021-03-02 23:39:33下载

积分：1
can YCrCb2RGB integrated module (Verilog) _ used three lines, they simply do wit...
可YCrCb2RGB集成模块（Verilog）采用三行，它们简单的做分数运算，有流水线技术

2022-07-15 16:05:34下载

积分：1
verilog_ad0809 cpld control
verilog_ad0809 cpld control

2022-03-17 13:00:05下载

积分：1

696516资源总数
106571会员总数
2今日下载

一个简单的曼彻斯特编码器，将串行数据转换为曼彻斯特编码数据。

0 个回复

热门标签

热门下载