-
VHDL黄金版，本人费了九牛才找到，帮助初学者入门
VHDL黄金版，本人费了九牛才找到，帮助初学者入门-VHDL version, I spent nine cattle to find help beginners entry
- 2022-05-26 12:22:32下载
- 积分：1
-
sigma-delta-modulator
实现SIGMA-DELTA Modulator的veriolog代码(sigma-delta moudulator for RFPLL )
- 2020-11-11 13:39:44下载
- 积分：1
-
huffman
huffman transform in vhdl language
- 2013-08-26 13:17:15下载
- 积分：1
-
用于压缩感知。OMP 是一种算法
用于压缩感知。OMP 是一种算法
- 2023-04-30 08:30:04下载
- 积分：1
-
simpleCpu
relative cpu design implementation
- 2013-08-14 21:22:39下载
- 积分：1
-
请注意： 本例的源描述包含文件类型，在学习版上不能编译及模拟， 如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。 另外，此例与第...
请注意： 本例的源描述包含文件类型，在学习版上不能编译及模拟， 如果您需要对此描述进行编译及模拟，请与北京理工大学 ASIC研究所联系。 另外，此例与第75例是同一个电路的不同部分的描述，可以 一起参考这两个例子的描述。-Please note : The cases include the description of the source file type, version of the study can not be compiled and simulation, if you need to compile this description and simulation, Beijing Polytechnic University and the Institute of ASIC link. Additionally, the cases of 75 cases with the first of a circuit with the different parts of the description, reference together two examples of this description.
- 2022-06-30 03:50:17下载
- 积分：1
-
08EE06EDA 实验 4（VHDL 状态机设计_序列检测器）6/7/2008
08EE06EDA 实验 4（VHDL 状态机设计_序列检测器）6/7/2008-design thesis requirement by vhdl
- 2022-03-29 09:41:25下载
- 积分：1
-
apb_uart
说明： 这里是apb总线设计代码。这个源程序是基于verilog语言设计的(Here is the APB bus design code. This source program is designed based on Verilog language)
- 2021-04-12 14:18:57下载
- 积分：1
-
shumaguandongtai
VHDL的动态扫描显示六个数码管，包含分频代码产生25kHz的扫描信号作为时钟。(VHDL dynamic scanning display six digital tube contains 25kHz scanning signal is generated as a clock divider code.)
- 2012-11-26 14:40:42下载
- 积分：1
-
systemgendesignguide
这是使用systemgenerator的一个入门程序和范例使用matlab和system generator共同实现，并配有教学文档，清晰简单，易懂(This is an entry using systemgenerator procedures and examples using matlab and the system generator together to achieve, and with a teaching document, clear and simple and easy to understand)
- 2011-02-06 16:32:40下载
- 积分：1
