登录
首页 » VHDL » 通过VHDL语言的例子,FPGA原型的VHDL例子(chapter3-part1)

通过VHDL语言的例子,FPGA原型的VHDL例子(chapter3-part1)

于 2023-04-20 发布 文件大小:3.32 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

应用背景关键技术本书采用“做中学”介绍VHDL和FPGA技术的概念和设计人员通过一系列的实验方法。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl语言和verilog语言转换工具 能很容易的实现两种语言的相互转换...
    vhdl语言和verilog语言转换工具 能很容易的实现两种语言的相互转换-verilog language vhdl language and conversion tools can easily achieve the conversion between two languages
    2022-08-16 14:34:56下载
    积分:1
  • vhdl来实现的数字频率合成的技术,几乎很全的,所有的都有...
    用vhdl来实现的数字频率合成的技术,几乎很全的,所有的都有 -Use VHDL to realize the digital frequency synthesis technology, almost the whole of, all have
    2022-02-04 17:07:58下载
    积分:1
  • 8位乘法器的VHDL代码
    资源描述该乘法器可用于过滤器,算术运算和;
    2022-08-14 19:11:01下载
    积分:1
  • LMS
    least mean square algo implemented on verilog
    2017-11-01 05:01:56下载
    积分:1
  • altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TEST...
    altera fpga verilog 设计的基于查找表的DCT程序及zigzag扫描程序,已经过matlab 和modelsim 验证,文件中包含TESTBENCH ,直接可用-altera fpga verilog design table DCT-based search procedures and zigzag scanning procedures, and ModelSim matlab has been verified, the document contains TESTBENCH, directly available
    2022-05-31 13:50:54下载
    积分:1
  • 多thershod电源
    静态功耗减少使用多 thershld< 跨度 style="font-size:12.0pt;line-height:115%;font-family:"color:#222222;background:white ;"> 多阈值 CMOStransistors 是非常手术滴备用泄漏功率 duringwhen IC 为较长时间内不活动。最近,功率 gatingscheme 提出了维护多个关闭电源模式和减小电极电源甚至短的不活跃时期。但是,这种系统能进行从高灵敏度对工艺参数变化。我们建议新浇注逻辑开关,是容错过程和 reducepower 在任何数字电路。预计的提案需要很少的金额项目努力和妥协降低功耗较大和较低的面积开销比早些时候的方法。此外,它可以团结生存系统 toproposition 额外的静态功耗减少方面受益。考试广泛娱乐的成果证明成功的拟议的设计
    2023-03-16 10:55:03下载
    积分:1
  • lisa-vhdl2va
    通过modelsim仿真检测matlab生成滤波器效果。(Generate the filter through matlab and simulated by modelsim.)
    2013-12-12 11:17:18下载
    积分:1
  • USB245I based FPGA VHDL of the driver, should useful
    USB245I的基于FPGA的VHDL语言的驱动程序,应该有用-USB245I based FPGA VHDL of the driver, should useful
    2022-08-09 23:10:50下载
    积分:1
  • PCIe_Lab(ALTERA-V5PCIe)
    这一设计实例深入浅出,介绍怎样产生一个Qsys子系统。 您将产生一个含有以下组成的Qsys系统:在Cyclone IV GX收发器入门套件上,设计带嵌入式收发器的Gen1×1硬核IP的 PCI Express IP编译器。 (Qsys system: the Cyclone IV GX Transceiver Starter Kit, designed with embedded transceivers Gen1 × 1 hard IP PCI Express IP compiler.)
    2020-12-02 18:39:25下载
    积分:1
  • 7x7块交织器的FPGA设计
    基于FPGA的7x7块交织器设计,程序分交织、解交织两部分,并在QUARTUS II 9.0 下仿真通过,内附模块详细端口说明及仿真分析文件。
    2022-12-16 23:40:03下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载