网站首页

这篇文章主要是概要的阐述了如何使用

于 2022-01-26 发布文件大小:8.94 kB

 0  110

下载积分: 2 下载次数: 1

我要下载

代码说明：

这篇文章主要是概要的阐述了如何使用-quartusⅡ+Modelsim+synplify pro，来设计FPGA系统。-This is a summary of the main article on how to use the-quartus Ⅱ+ Modelsim+ synplify pro, to design FPGA systems.

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

ldpc
最近在做毕设，ldpc码的编解码实现，这个是verilog实现。(Recently completed the set up to do, ldpc code codec implementation, this is the Verilog implementation.)

2021-05-14 15:30:02下载

积分：1
Xilinx PicoBlaze的解释
Xilinx picoBlaze explained

2022-01-26 03:15:36下载

积分：1
beep_interface
这些代码为对于基本的FPGA使用模块beep进行了例化在工程系统级建模时只需要直接调用就好了(The code for the basic FPGA using the module beep instantiated only need to be called directly in the engineering system-level modeling like)

2013-05-05 21:07:18下载

积分：1
ADV7180
files describe how to configure an ADV7180

2010-03-17 22:49:23下载

积分：1
adder4
四位加法器数码管显示组合电路 verilog(adder4 smg display combitional circuit verilog)

2013-02-28 09:56:46下载

积分：1
过滤多相
我的项目执行 filtrage 和抽取使用多相分解，在这种情况下，抽取因子被带到 5，所以筛选器由 5 集团过滤器和每个 oprates 在频率采样除以 5

2022-02-22 08:15:41下载

积分：1
Traffic Light controller
此代码帮助您在spartan系列fpga上设计交通灯控制器，并使用FSM模型进行设计，使设计更简单，也更易于理解；

2023-04-26 14:35:04下载

积分：1
verilog.HDL.examples
许多非常有用的 Verilog 实例: ADC, FIFO, ADDER, MULTIPLIER 等(many very useful Verilog examples : ADC, FIFO, ADDER, MULTIPLIER etc.)

2020-06-26 04:40:02下载

积分：1
DSP_INTERFACE
DSP与FPGA时序接口模块，已经经过测试，保证读写稳定(The Interface of DSP to FPGA)

2021-01-08 10:58:51下载

积分：1
双向移位寄存器的VHDL源程序,自己做实验编写的可以用谢谢大家...
双向移位寄存器的VHDL源程序,自己做实验编写的可以用谢谢大家-Bi-directional shift register of the VHDL source code, prepared by their own experiments can be used Thank you

2022-02-11 10:52:42下载

积分：1

696518资源总数
105895会员总数
18今日下载

这篇文章主要是概要的阐述了如何使用

0 个回复

热门标签

热门下载