登录
首页 » VHDL » 3X3矩阵乘法的VHDL程序!对初学者有很大帮助!

3X3矩阵乘法的VHDL程序!对初学者有很大帮助!

于 2022-01-26 发布 文件大小:4.04 kB
0 51
下载积分: 2 下载次数: 1

代码说明:

3X3矩阵乘法的VHDL程序实现!对初学者有很大的帮助!-3X3 matrix multiplication VHDL program! For beginners is a great help!

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog-2-1-4
    卷积码(2,1,4)编解码的FPGA实现(Convolution code (2,1,4) decoding the FPGA implementation)
    2020-12-27 21:09:02下载
    积分:1
  • EDK_Tutorial_1
    EDK tutorial 1 ----------------
    2013-04-04 10:18:46下载
    积分:1
  • MIT_Press_Circuit_Design_with_VHDL_(2004)
    circuit design with VHDL e-book MIT Press....
    2009-05-08 00:33:54下载
    积分:1
  • dac5686
    在FPGA上编写的通过SPI总线配置外部DAC芯片DAC5686的程序,通过板级调试,验证可用。程序通过状态机实现,将需要配置的寄存器值转为SPI总线的数据格式发送出去。 (Configure external DAC chip DAC5686 via SPI bus program on FPGA written by board-level debugging, verification is available. Program through the state machine, you will need to configure the register values 椠渀琀漀 SPI bus data format sent.)
    2014-09-11 11:05:20下载
    积分:1
  • dpim_circle
    dpim是光通信中使用的一种调制方式,这里提供的是它的环回代码,自己可以根据需要拆开了下载到两块板子上。(dpim is used in an optical modulation, here is its loop-back code, they can download needed two apart on the board.)
    2011-05-25 16:02:51下载
    积分:1
  • 实验课的作业,包括半加器、全加器、加/减法器,使用逻辑图和VHDl描述,包括分析和报告。...
    实验课的作业,包括半加器、全加器、加/减法器,使用逻辑图和VHDl描述,包括分析和报告。-experiment include the operation of a half adder, full adder, plus/subtraction device, and the use of logic diagram VHDl description, including analysis and reporting.
    2022-12-20 07:25:03下载
    积分:1
  • Bayer2RGB
    Bayer 转RGB Verilog代码实现。。5*5 窗口。在工程中应用的(Bayer to RGB Verilog code implementation. 5*5 window. Applied in Engineering)
    2020-12-14 15:29:15下载
    积分:1
  • spi_src
    说明:  在FPGA上实现CAN总线SPI接口通信,使用Verilog语言(Realize SPI interface communication of CAN bus on FPGA, using Verilog language)
    2019-06-26 16:15:45下载
    积分:1
  • matlab2DPSK
    蒙特卡洛仿真图 这个程序对2psk信号进行仿真 前提是把信号能量归一化了 (This programme intend to realize the simulation of 2DPSK through MonteCarlo experiment. intends )
    2013-05-04 13:18:00下载
    积分:1
  • 提高流水线乘法器的FPGA Karatsuba AES-GCM吞吐量
    应用背景在本文中,我们提出了流水线的吞吐量的AES-GCMkaratsuab人基于有限域乘法器。与我们提出的四级子二次有限域乘法器,Ghash功能不在GCM任何瓶颈硬件系统,无论三的AES实现哪一个提高吞吐量的AES-GCM流水线Karatsuba乘法器203(基于BlockRAM SubBytes,复合场SubBytes或基于LUT的SubBytes)。这个提出的AES-GCM芯达到31gbps和39gbps Virtex4吞吐量和Virtex5,分别。实验结果表明,一个单一的现代FPGA芯片能提供超过了认证的AES-GCM 30Gbps的吞吐量,具有高性能计算领域可编程器件的优点系统。关键技术在AES-GCM的两种主要成分(高级加密标准伽罗瓦计数器模式)是一个AES引擎和一个有限域乘法器GF(2128)在通用散列函数(GHash)。因为固有的计算反馈,系统性能通常由有限的基于FPGA实现的已知域乘法器的日期。在本文中,我们目前的吞吐量优化的AES-GCM 4级流水线基于FPGA的Karatsuba-Ofman算法的有限域乘法器。关键流水线乘法器的延时然后匹配的AES实现无论BLOCKRAM SubBytes,流水线复合场SubBytes或基于LUT的字节。AES-GCM吞吐量超过30Gbps上一个单一的Xilinx Virtex芯片。实验结果表明,我们实现迄今为止最有效的AES-GCM FPGA实现。
    2022-04-10 20:58:26下载
    积分:1
  • 696532资源总数
  • 103586会员总数
  • 110今日下载