登录
首页 » VHDL » 11阶滤波器的verilog编程语言,可很好的实现滤波功能。

11阶滤波器的verilog编程语言,可很好的实现滤波功能。

于 2023-01-07 发布 文件大小:3.17 kB
0 116
下载积分: 2 下载次数: 1

代码说明:

11阶滤波器的verilog编程语言,可很好的实现滤波功能。-11-order filter verilog programming language, can achieve very good filtering.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • verilog,4、5分频器,5分频器占空比3:2
    verilog,4、5分频器,5分频器占空比3:2-Verilog, 4,5 dividers, five dividers ratio of 3:2
    2022-06-12 21:27:51下载
    积分:1
  • Verilog-example-by-xiayuwen
    这本书是夏宇文老师在几年前编写的,非常是和初学者,里面有哦对verilog 的详细讲解(a book write by xiyuwen ,This book provides a detailed explanation of verilog )
    2012-01-03 19:02:58下载
    积分:1
  • spi_dac_ad7394_ad7395.v
    Verilog code of SPI configurator for DAC AD7394 and AD7395
    2014-09-11 21:58:15下载
    积分:1
  • 32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考...
    32位/33M 从模式(target)PCI接口参考设计,Lattice提供。由于PCI时序较复杂,此设计仅能供参考-32/route from the model (target) PCI reference design, Lattice provided. Because PCI timing more complicated, and the design for reference only
    2023-09-04 17:30:04下载
    积分:1
  • IEEE标准的VHDL语言
    IEEE Standard VHDL language
    2022-07-23 02:23:26下载
    积分:1
  • ISE7.1,采用VIRTEX
    ISE7.1,采用VIRTEX-II芯片。实现adc数据采样,平均,通道选择,采样时钟选择,数据格式调整,内含fifo,uart等模块。-ISE7.1, using VIRTEX-II chip. Adc realize data sampling, on average, channel selection, the sampling clock select, adjust data formats, including fifo, uart modules.
    2022-03-28 19:34:46下载
    积分:1
  • 6_ImageBasic
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像基本操作,几何变换,直方图,灰度化处理等(System Generator based image processing engineering, multimedia processing FPGA implementation source code, the basic operation of the image, geometric transformations, histogram, gray processing)
    2020-10-20 20:07:24下载
    积分:1
  • 7_ImageEnhance
    基于System Generator的图像处理工程,多媒体处理FPGA实现的源码,图像增强处理,平滑,锐化,滤波(System Generator based image processing engineering, multimedia processing FPGA implementation source code, image enhancement, smoothing, sharpening, filtering)
    2020-10-20 21:07:24下载
    积分:1
  • 王金明的一些学习VHDL的子
    王金明的一些学习VHDL的子-Wang Jinming study of some subset of VHDL
    2022-03-05 20:37:24下载
    积分:1
  • cycloneIII_3c120_dev_power_demo
    cycloneIII_3c120_dev_power_demo atlera公司官方例程(cycloneIII_3c120_dev_power_demo atlera company official routines)
    2014-12-15 17:09:14下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载