-
7位数码管的显示
实现7位数码管的显示，可以优先解决用户很多问题，不懂得可以问我，不用客气，7位数码管的显示很简单的
- 2023-06-09 10:50:03下载
- 积分：1
-
fpga_12864
这是基于Nios II的12864液晶点亮程序，包含汉字、字符等(This is a program which is based on Nios II ,its function is light the 12864 LCD that including Chinese characters, characters)
- 2012-07-02 17:28:21下载
- 积分：1
-
rs_204_188----v1.0
RS 编码和解码Verilog Code, 实现了RS（204,188)的编码和译码；(RS Coding and Decoding Verilog code， implement RS（204,188) )
- 2021-03-25 20:29:14下载
- 积分：1
-
alpha 处理器的 RTL实现
应用背景伊大计算机系早期的教学项目，后期被放弃了（在其官网上没有找到更新，也没有整理文档）但是alpha的地位在处理器届可想而知，虽然在商业上是失败的，但是其科研以及学习价值不可估量，适合学者学习其设计思想关键技术RISC multi-issue High performance 64-bit architecture
- 2022-08-18 07:24:52下载
- 积分：1
-
e2prom_rd
Verilog HDL 读取EEPROM项目的详细构建(Verilog HDL EEPROM read the detailed construction)
- 2013-05-25 11:53:20下载
- 积分：1
-
alu
the 8 bit alu by verilog
- 2011-05-26 11:25:43下载
- 积分：1
-
SPWM信号产生系统IP软核设计及验证
针对电力电子领域的需求，采用自然采样法设计了一个全数字三相SPWM信号产生系统IP软核．通过数字频率合成技术实现了对电源频率的辅确控制．使电源频率精度达到16位．其中。通过调节控制参数．分别实现了电源频率与载波频率的7级、8级控制．最后。搭建了基于FPGA的测试系统．验证了系统功能的正确性．(According to the requirement of power electronics, the natural sampling method for the design of a full digital three-phase SPWM signal generation system. The power frequency of IP core is the auxiliary control is implemented through digital frequency synthesis technology. The power frequency accuracy of 16. By adjusting the control parameters, 7 and 8 levels of power frequency and carrier frequency are realized respectively. Finally, the control of the power frequency and carrier frequency is realized. A test system based on FPGA is built, which verifies the correctness of the system function)
- 2017-07-16 13:55:47下载
- 积分：1
-
Altera_lcd_color_bar_117
altera公司飓风四代芯片，LCD屏幕彩条显示，有效实现行、场扫描。练习FPGA驱动VGA或LCD显示的入门程序(Altera hurricane four generation chip, LCD screen color display, the effective realization of line and field scanning.Practice FPGA to drive VGA or LCD display)
- 2017-12-18 11:23:10下载
- 积分：1
-
CH372
USB设备接口的驱动程序，采用verilogHDL语言编写，并包含相关说明资料(USB device driver interface, using verilogHDL language, and contains descriptive information)
- 2014-01-03 02:23:08下载
- 积分：1
-
Verilog实现的gardner算法
Verilog实现的定时同步gardner算法，工程中包括整个定时环路的Verilog实现。主要模块包括：内插滤波器，定时误差检测器，环路滤波器和数字振荡控制器。同步是通信系统中的一个非常重要的内容，由于收、发端不在一起，要使它们能步调一致地协调工作，必须通过同步系统来保证。同步系统工作性能的好坏，很大程度上决定了通信系统的质量。
- 2022-08-26 01:04:55下载
- 积分：1
