-
openmips
一个开源mips处理器verilog 源码(wishbone interface wishbone interface)
- 2020-08-16 15:48:32下载
- 积分：1
-
基于Basys3的贪食蛇游戏
基于Digilent Basys3的贪食蛇游戏，Xilinx Aritix7-35T FPGA芯片，用板载按键操作，VGA输出到显示器
- 2023-03-09 09:30:04下载
- 积分：1
-
8B10B
以太网PHY层中的组成部分 8B10B编码器(Part of the Ethernet PHY layer in 8B10B encoder
)
- 2021-01-27 09:18:42下载
- 积分：1
-
CPU
用Verilog实现的 哈佛结构的简单指令集CPU程序，由ALU、地址译码器、指令译码器等部分组成(Part of a simple instruction Verilog realize the Harvard architecture CPU program set by the ALU, address decoder, an instruction decoder, etc.)
- 2016-05-22 10:07:29下载
- 积分：1
-
PCPU设计代码
说明： RISC 5级流水线CPU，带HAZARD处理(RISC 5 pipeline CPU with HAZARD processing)
- 2020-06-24 04:00:01下载
- 积分：1
-
HDB3-encoderauncoder
HDB3编码器与解码器，以及RTL图，使用Verilog HDL实现(HDB3 encoder and decoder, and RTL diagram, use Verilog HDL to implement)
- 2014-12-14 13:17:26下载
- 积分：1
-
LMS算法FPGA仿真
自适应滤波器算法LMS ，的FPGA实现，采用VERILOG实现。(LMS, an adaptive filter algorithm, is implemented on FPGA and VERILOG.)
- 2020-06-24 01:00:02下载
- 积分：1
-
fpga-jpeg
包含DCT变换，RGB2YCBCR,JPEG等多个verilog代码及工程(Contains DCT transform, RGB2YCBCR, JPEG and many other verilog code and project)
- 2013-07-02 14:10:16下载
- 积分：1
-
ripple carry adder
这是xilix项目。它是纹波进位加法器的通用代码，其测试平台也是它们的核心。它有最小的延迟。已检查。它工作正常。
- 2022-11-17 16:40:03下载
- 积分：1
-
VHDLFIR
1 由matlab计算FIR数字滤波器的滤波系数；
2 用VHDL语言设计逻辑电路，再通过QUARTUS II 软件，将各个模块的电路封装成期间，在顶层设计中通过连线，完成整个系统。
(matlab
VHDL
QUARTUS )
- 2016-05-15 12:49:30下载
- 积分：1
