-
fft-matlab
FFT的MATLAB实现。非常完整的实现FFT过程，速度很快。(The FFT in MATLAB. Contains more than one source, the FFT process. Learning Reference essential)
- 2012-10-27 16:07:24下载
- 积分：1
-
pdf
说明： 一种基于FPGA的调频连续波方位向多通道
FMCW SAR的实时成像信号处理方法及FPGA，包
括：步骤一、计算重构矩阵；步骤二、重构方位向
多通道数据，包括：步骤2 .1、对各个通道的回波
数据沿方位向分别间隔补零，并进行方位向傅里
叶变换；步骤2 .2、将方位向傅里叶变换之后各个
通道方位向相同位置的点组合为一个向量并与
重构矩阵相乘，得到重构完成的方位向数据；(An azimuth multichannel FMCW based on FPGA
FMCW SAR real-time imaging signal processing method and FPGA, package
Including: Step 1: calculate the reconstruction matrix; step 2: reconstruct the orientation
Multichannel data, including: step 2.1, echo of each channel
The data is compensated with zero along the azimuth direction respectively, and the azimuth Fourier is carried out
Step 2.2, after the azimuth Fourier transform
The points of the same position in the channel azimuth are combined into a vector and are connected withThe reconstruction matrix is multiplied to get the reconstructed azimuth data
Step 2.3. Repeat step 2.3 for the data of different distance gates)
- 2020-02-07 19:47:41下载
- 积分：1
-
Encode5b_4b
PD里面的4B5B编码，欢迎使用~~~~~~~~~~~~~~~~~(4B5B code in PD3.0 or USB3.0, welcome to use~~~~~~~~~~~~~~)
- 2020-12-03 09:09:25下载
- 积分：1
-
实现流水线的2D-DCT的MPEG压缩
二维DCT将N个块×N个像素从空间域变换到频域。在压缩之前，在存储器中的图像数据被分成多个块。每个块由8×8个像素。图。图2示出了在所得到的系数块中，左上角的系数表示直流成分或像素块的平均亮度。移动到右边的系数代表高增长水平空间频率。向下移动时，系数代表增加垂直空间频率。在右下角的系数代表最高的对角频率。由于其在图像压缩的优势，是一个有趣的研究课题，邀请许多研究人员，以及其他参加。这样可以使DCT的许多算法的开发。
- 2023-04-22 10:45:04下载
- 积分：1
-
ALU verilog
无符号的并行乘法器的结构基于观察在增殖过程中的部分产品可以并行计算。
乘法运算的符号操作数，2 的补数系统中生成双长度的积。总体战略是累积的部分产品作为选定由乘数位添加版本被乘数。
- 2022-02-27 04:25:03下载
- 积分：1
-
ldpc_decoder_802_3an_latest.tar
LDPC encoder and decoder, very simple
- 2015-03-10 05:35:38下载
- 积分：1
-
shift example
shift example for verilog
- 2018-12-18 05:24:04下载
- 积分：1
-
bhas
this is a vhdl program...
- 2013-08-17 23:30:56下载
- 积分：1
-
uart766
---实现的部分VHDL 程序如下。
--- elsif clk1x event and clk1x = 1 then ---if std_logic_vector(length_no) >= “0001” and std_logic_vector(length_no) <= “1001” then -----数据帧数据由接收串行数据端移位入接收移位寄存器---rsr(0) <= rxda --- rsr(7 downto 1) <= rsr(6 downto 0) --- parity <= parity xor rsr(7) --- elsif std_logic_vector(length_no) = “1010” then --- rbr <= rsr --接收移位寄存器数据进入接收缓冲器--- ...... --- end if(--- achieve some VHDL procedure is as follows.--- Elsif clk1x event and then a clk1x = s--- if td_logic_vector (length_no))
- 2007-06-02 12:44:31下载
- 积分：1
-
RISC-V-Reader-Chinese-v2p1
说明： RISC-V 芯片设计规范,很有参考价值，开源芯片设计必备参考资料，希望对大家有帮助。(The RISC-V Foundation is chartered to standardize and promote the open RISC-V instruction set architecture)
- 2020-07-01 23:00:02下载
- 积分：1
