登录
首页 » VHDL » FPGA PWM输入与输出

FPGA PWM输入与输出

于 2022-01-28 发布 文件大小:285.49 kB
0 100
下载积分: 2 下载次数: 1

代码说明:

自己写的pwm占空比采集与输出 但是没有计算占空比,如果又需要可以自己修改计算并显示占空比,该程序已经测试过了,可以使用,拿出来供大家分享,新手写的如有不足请大牛带飞。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • NIOS II IDE 编程, uart_txd测试程序,仅供参考。
    NIOS II IDE 编程, uart_txd测试程序,仅供参考。-NIOS II IDE programming, uart_txd testing procedures, for information purposes only.
    2022-11-30 03:45:03下载
    积分:1
  • fir
    用窗函数法设计一个线性相位FIR数字低通滤波器,用理想低通滤波器作为逼近滤波器,通带截止频率为0.2 ,阻带截止频率为0.4 ,阻带衰减不小于-40dB。(Window function method to design a linear phase FIR digital low-pass filter, as an ideal low-pass filter for approximation filter passband cutoff frequency of 0.2 stopband cutoff frequency of 0.4, the stop-band attenuation of less than-40dB.)
    2012-09-24 13:54:07下载
    积分:1
  • code
    code for booths multiplier
    2009-03-15 09:35:26下载
    积分:1
  • VHDL语言基本数学运算库
    VHDL语言基本数学运算库-VHDL basic arithmetic library
    2022-03-03 06:03:30下载
    积分:1
  • ran_num_generator.tar
    vhdl random numbergenerater
    2013-04-10 16:31:28下载
    积分:1
  • State machine used to achieve code lock
    用状态机实现密码锁State machine used to achieve code lock-State machine used to achieve code lock
    2022-10-12 19:25:03下载
    积分:1
  • hilbert_m
    基于FPGA的希尔伯特变化的verilog代码(Hilbert change verilog code)
    2020-10-19 09:37:25下载
    积分:1
  • 2路视频光端机的,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES...
    2路视频光端机的,VHDL源码,使用全FPGA芯片的硬件,内建成帧、时钟、SERDES-2-way video PDH" s, VHDL source code, use the whole FPGA chip hardware, built-in framing, clock, SERDES
    2022-07-17 15:40:45下载
    积分:1
  • Chip_hardware_description_language_related_program
    硬件描述语言相关芯片程序源码Chip hardware description language-related program source code(Chip hardware description language-related program source Chip hardware description language-related program source code)
    2010-07-28 07:53:40下载
    积分:1
  • 高密度脂蛋白示例源代码5 / 1
    HDL example source code 1/5 dff_as
    2022-03-13 02:50:40下载
    积分:1
  • 696518资源总数
  • 105563会员总数
  • 11今日下载