-
costas_DPSK
采用costas环进行DPSK解调的程序。输入数据速率2.4Kbps，载波频率12KHz，采样率1.6MHz， 输入数据位宽12位，快捕带为799.617Hz(Costas ring using DPSK demodulation process. Input data rate 2.4Kbps, carrier frequency 12KHz, sampling rate 1.6MHz, the input data 12 bits wide, fast catching band is 799.617Hz)
- 2014-06-09 21:50:42下载
- 积分：1
-
在quartus中使用IP核的实际例子与流程
在quartus中使用IP核的实际例子与流程-The use of IP in the Quartus practical examples and nuclear flow
- 2022-08-07 01:33:34下载
- 积分：1
-
rs232_receiver
RS232接收程序 无奇偶校验位 并行输出8位数据与data_ready数据准备好信号(RS232 receive procedures without parity 8-bit parallel output data and data ready signal data_ready)
- 2009-07-06 19:56:52下载
- 积分：1
-
rs-codec(255-223)
这是rs（255，223）编码的verilog源程序。里面有：encode、decode、test－bench等文件。(This is rs (255,223) verilog source coding. Inside : encode, decode, test-bench and other documents.)
- 2021-05-13 00:30:02下载
- 积分：1
-
FPGA按键延时模块 debounce
说明： FPGA按键延时模块，产生key_value和key_flag
可直接例化调用(The key delay module of FPGA)
- 2020-06-22 04:20:02下载
- 积分：1
-
FPGA加密的方法，对于那些需要加密自己的vhdl源代码的人来说，很有用...
FPGA加密的方法，对于那些需要加密自己的vhdl源代码的人来说，很有用-FPGA encryption methods for those who need to encrypt their VHDL source code in a way, very useful
- 2022-11-20 11:40:03下载
- 积分：1
-
一个可综合的同步FIFO的verilog源代码
一个可综合的同步FIFO的verilog源代码-An integrated synchronous FIFO in Verilog source code
- 2022-03-26 05:23:42下载
- 积分：1
-
串口程序，基于VHDL 的，很好的程序
快下吧
串口程序，基于VHDL 的，很好的程序
快下吧-Serial procedures, based on VHDL, and a very good program, are you fast
- 2022-02-04 10:08:53下载
- 积分：1
-
fpga
VHDL语言编程简单实例若干，适合于初学者(VHDL language programming simple example, suitable for beginners)
- 2013-01-22 14:44:00下载
- 积分：1
-
package_control-master
从github下载的，能够参考设计AXI4的协议接口(AXI4 Verilog template)
- 2019-03-30 16:14:05下载
- 积分：1
