登录
首页 » VHDL » Xilinx FPGA moving data across asynchronous clock boundaries

Xilinx FPGA moving data across asynchronous clock boundaries

于 2022-03-05 发布 文件大小:32.42 kB
0 126
下载积分: 2 下载次数: 1

代码说明:

Xilinx FPGA moving data across asynchronous clock boundaries

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • vhdl经典源代码――键盘接口设计,入门者必须掌握
    vhdl经典源代码――键盘接口设计,入门者必须掌握-vhdl classical source code-- the keyboard interface design, beginners must master
    2022-11-20 22:55:03下载
    积分:1
  • xge_mac_latest.tar
    Ethernet 10GE MAC 以太网10G的MAC Verilog代码实现(Ethernet 10GE MAC)
    2010-07-31 10:04:20下载
    积分:1
  • 8.4-ADC0809-VHDL-control-program
    基于VHDL语言,实现对ADC0809简单控制(Based on VHDL language, to achieve the ADC0809 simple control)
    2011-11-29 08:43:07下载
    积分:1
  • 这是用verilog硬件描述语言编的5分频代码
    这是用verilog硬件描述语言编的5分频代码-This is verilog hardware description language code is compiled by five divider
    2023-05-11 18:05:04下载
    积分:1
  • 这是一个HDB3编码器,可以将普通的二进制序列转化为符合HDB3编码规则的双极性序列...
    这是一个HDB3编码器,可以将普通的二进制序列转化为符合HDB3编码规则的双极性序列-This is a HDB3 encoder, can be transformed into an ordinary binary sequences in order to comply with the rules of HDB3 bipolar coding sequence
    2022-12-15 13:45:03下载
    积分:1
  • sch_tbf
    Token Bucket Filter queue.
    2013-05-06 11:34:24下载
    积分:1
  • 8.25
    改写四号中断的 自己编的,,,,,,求过啊!!!一个很简单的小程序(Rewrite the fourth interruption of their series,,,,,, begged ah! ! ! A very simple little program)
    2013-12-16 20:46:33下载
    积分:1
  • traffic
    说明:  模拟交通灯 verilog CPLD EPM1270 源代码(Simulation of traffic lights verilog CPLDEPM1270 source code)
    2008-10-30 23:12:20下载
    积分:1
  • AND2 VHDL 代码
    此程序描述了数字电路中与门的逻辑功能。所采取的硬件描述语言为VHDL。程序结构采用了dataflow的写法。请大家仔细阅读。本程序已通过了Altera quartus的验证。确保准确无误。
    2022-03-24 12:01:17下载
    积分:1
  • Micron_SDRAM_DDR2Simulation_model_Verilog
    DDR2 SDRAM仿真模型,适合于ModelSim下工作,请先阅读readme(DDR2 SDRAM Simulation Model which is suitable for modelsim. Please read readme file firstly.)
    2020-10-29 17:49:57下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载