-
中值滤波算法
中值滤波实现。选择在Vivado软件上采用Verilog语言来编写中值滤波算法，搭建出完整的数据处理系统架构，通过仿真和验证来判断数据的处理效果，并在实际的设计过程中根据出现的问题提出解决方案。(Median filter implementation. The author chose Verilog language to write the median filter algorithm in Vivado software, built a complete data processing system architecture, judged the data processing effect through simulation and verification, and proposed a solution according to the problems in the actual design process.)
- 2018-05-30 13:44:03下载
- 积分：1
-
multiply
由verilog编写的乘法器，通过两个文件的调用实现。由于子模块的调用使得程序简化了许多。(Prepared by the Verilog multiplier, through the realization of the two documents call. As the sub-modules to simplify the procedure call makes a lot.)
- 2008-12-30 20:51:33下载
- 积分：1
-
irda.tar
depends on irda transmitter recever
- 2009-11-20 00:31:48下载
- 积分：1
-
walsh
沃尔什函数发生器工程文件，Quartus Ⅱ 13.0版本(Walsh Function Generator)
- 2020-07-03 08:20:01下载
- 积分：1
-
modelsim的一个非常好的教程，有程序源码，PPT，word教程
modelsim的一个非常好的教程，有程序源码，PPT，word教程-ModelSim
- 2022-03-23 03:52:36下载
- 积分：1
-
包括各种类型存储器的VHDL描述，如FIFO，双口RAM等
包括各种类型存储器的VHDL描述，如FIFO，双口RAM等
-including various types of memory VHDL description, such as FIFO, Dual Port RAM, etc.
- 2022-04-11 16:05:19下载
- 积分：1
-
floatadd
说明： 浮点数加法器的源代码,实现浮点数的加法功能，浮点数遵循的是IEEE745标准(floating_piont addition)
- 2021-04-06 18:19:02下载
- 积分：1
-
这个代码是Verilog HDL。
this Code is in verilog HDL.
This Code is for piplined processor with 4 opcode.
this will work in three cycle latch, decode and exicute..
test bench for xilinx ise is laos given
- 2022-02-12 09:39:12下载
- 积分：1
-
MAC_TxScheduler
Ethernet MAC-MII interface of Transmit
- 2014-02-15 00:35:25下载
- 积分：1
-
adv7511_hdmi
FPGA与HDMI ADV7511接口源代码(FPGA HDMI Adv7511 interface)
- 2020-10-08 14:37:36下载
- 积分：1
