网站首页

VERILOG比较器设计

于 2022-01-31 发布文件大小:149.68 kB

 0  115

下载积分: 2 下载次数: 1

我要下载

代码说明：

VERILOG比较器设计，属于数字电子技术实验入门的资料。

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

digital_clock
说明：数字钟通过verilog实现，并且支持Modelsim仿真，通过实验验证(The digital clock is implemented by Verilog and supports Modelsim simulation)

2020-06-18 05:00:02下载

积分：1
concurrent
VHDL operators basics

2013-09-10 14:44:51下载

积分：1
FPGA
FPGA项目开发实战讲解 [李宪强编著][电子工业出版社][2015.04][248页].pdf(FPGA Project Development combat explain [Li Xingjiang ed] [Electronic Industry Press] [2015.04] [248] .pdf)

2016-07-13 08:53:07下载

积分：1
LCD1602 verilog
LCD1602显示源码，verilog编写，已在版上测试过！可输入字符串显示！！！！！！！！

2023-06-25 09:20:04下载

积分：1
1
verilog 典型电路设计包含各种常用电路的源码和详细的解释，适合新手使用(Verilog typical circuit design includes a variety of commonly used circuit source code and detailed explanations, suitable for beginners to use )

2014-03-19 10:48:41下载

积分：1
CAN总线通信
can总线通信参考资料，实现can总线通信传输

2022-08-25 10:10:50下载

积分：1
FPGA双口RAM的Verilog代码实现
本程序是本人按照教程一步一步生成的，内部有textbench可以进行仿真验证。

2022-03-20 22:15:54下载

积分：1
ADC驱动verilog代码
本代码是模数转换器ADC的驱动的verilog HDL代码，对需要做ADC课题的朋友写ADC的驱动程序很有帮助，代码简单易读并且适用于绝大多数ADC，希望我写的代码能够给予您帮助

2022-03-19 21:20:24下载

积分：1
uart
说明： uart 发送模块接收模块及tb，其中可以选择不同波特率进行收发，代码带有详细注释。(UART sending module and receiving module)

2020-06-20 20:00:02下载

积分：1
Crack_QII72_FULL_License
Quartus II 7.2最完美的license破解器!(Quartus II 7.2 FULL and perfect License!)

2012-03-09 11:15:22下载

积分：1

696516资源总数
106442会员总数
11今日下载

VERILOG比较器设计

0 个回复

热门标签

热门下载