登录
首页 » Verilog » VERILOG比较器设计

VERILOG比较器设计

于 2022-01-31 发布 文件大小:149.68 kB
0 111
下载积分: 2 下载次数: 1

代码说明:

VERILOG比较器设计,属于数字电子技术实验入门的资料。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 系统设计
    说明:  基于旋转编码器和LED灯组的强度调节系统设计(Design of Intensity Regulation System Based on Rotary Encoder and LED Lamp Set)
    2020-06-21 02:00:01下载
    积分:1
  • based-on-fpga
    基于fpga的电子血压计。pdf文档,好用,内容清楚简单,转载而来(Electronic sphygmomanometer based on fpga)
    2013-12-05 10:57:22下载
    积分:1
  • 基于FPGA控制的DDS波形发生器
    基于FPGA控制的DDS波形发生器,可在Cyclone IV系列板子上使用,已经过仿真验证(Based FPGA control DDS waveform generator in Cyclone IV series board on use, has been simulation)
    2017-03-17 11:08:39下载
    积分:1
  • SDRAM驱动程序
    这是网上找到的一篇关于SDRAM 驱动的程序,注解非常详细,并且很有条理。但因为很久的程序了,所以忘记了出处,印象中是特权同学的。
    2023-04-07 00:25:04下载
    积分:1
  • demo
    NiosII的C代码,包括网卡,lcd,usb,串口,按键.(NiosII C code, including network cards, lcd, usb, serial, key.)
    2013-07-19 11:17:29下载
    积分:1
  • ZF-SIC_TPA
    迫零-串行干扰删除检测的程序,包括16QAM和QPSK(Zero forcing- Interference Cancellation detection procedures, including 16QAM and QPSK)
    2020-10-23 15:27:22下载
    积分:1
  • dpll
    数字锁相环 dpll的 编译通过,使用verilog HDL语言对锁相环进行基于FPGA的全数字系统设计,以及对其性能进行分析和计算机仿真的具体方法(Digital phase-locked loop dpll compiler through the use of verilog HDL language on the phase-locked loop FPGA-based digital system design, as well as its performance analysis and computer simulation of specific methods)
    2017-04-04 23:13:28下载
    积分:1
  • QAM16_demo
    This is a demonstration for 16QAM. It is a Simulink model, including hardware implementation on Xilinx FPGA for adaptive equalizer and carrier recovery.
    2010-11-09 03:00:52下载
    积分:1
  • RS485
    verilog开发FPGA,实现RS485串口通信(RS485 driver for FPGA )
    2021-02-08 06:49:54下载
    积分:1
  • NiosII_mycpu
    基于NiosII 的SOC FPGA验证系统,适用初学者学习Altra Quartus II软件,以及C语言 veriog,以及MCU调试流程
    2022-03-19 06:31:20下载
    积分:1
  • 696518资源总数
  • 106208会员总数
  • 21今日下载