登录
首页 » VHDL » Cordic 算法实现

Cordic 算法实现

于 2022-01-31 发布 文件大小:5.96 kB
0 208
下载积分: 2 下载次数: 1

代码说明:

Cordic 算法,并用该算法实现 sin 和 cos 函数。 在这个 cordic 算法顶层下,有 4 个模块。分别为按钮脉冲检测 btnPulse,角度输入 ang,板卡显 示 disp,算法核心 cordic。 BtnPulse 按分频后的时钟间隔检测对应按钮位置,当检测到连续三次的结果依次为 0、1、1 时 发送一次按钮脉冲 pulse。pulse 被作为 ang 模块的时钟,在每个 ang 的上升沿,根据按钮的对 应位置将相应的数据进行增加或减少。 显示模块 disp 将进行运算后的对应的三角函数值对应到数码管上。其中,实现象限的功能是根 据在第二第四象限的 sin,cos 结果的绝对值与在第一象限相比是将 sin 值和 cos 值交换。而第三 象限的绝对值保持不变。因此,该程序实质上仅计算第一象限的三角函数值,位于其他象限的 在 disp 模块中改变了显示值。正负是通过判断哪种三角函数位于某个象限,通过少量组合逻辑 即可得到。 在 cordic 算法模块中,为了增加计算的精度,选择了进行 28 次迭代。而为了方便移位运算,将 角度数据长度拓展至 32 位,将 cordicPipeline 模块中的数据长度变为 52,由于在其他模块中使 用了 IEEE.STD_LOGIC_UNSIGNED,为了防止冲突,选择手动计算符号位。由于大部分运算均是 重复,因此只要在 cordic 模块中反复调用 cordicPipeline 模块即可,仅需为 cordicPipeline 模块添 加一个使能输入,当计数到 28 时使能失效,停止运算。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 利用verilog语言设计实现8路FIR滤波
    利用verilog语言设计实现8路FIR滤波-Using verilog Language Design and Implementation of 8-channel FIR filter
    2022-01-26 16:41:16下载
    积分:1
  • e1framerdeframer
    E1成帧器和解帧器的FPGA实现源码,测试可用(E1 Framer deframer)
    2012-12-07 12:10:06下载
    积分:1
  • cnt10
    用Quartus II开发的一个十进制计数器,包括仿真波形,下载文件,是完整工程。(With the Quartus II development of a decimal counter, including the simulation waveform, download files, is the complete project.)
    2011-05-23 21:50:52下载
    积分:1
  • fft
    说明:  fft代码,采用蝶形算法,包括C,matlab和verilog代码(fft code, using butterfly algorithm, including C, matlab and Verilog code)
    2008-11-29 11:09:47下载
    积分:1
  • recarry
    fir filter 程序 老师上课留的作业,在这里跟大家分享一下,希望能有所帮助(fir filter procedures teacher in the class to stay the operation here to share with you, hope can be helped)
    2006-10-11 19:34:43下载
    积分:1
  • VHDL硬件描述语言作业
    VHDL硬件描述语言作业-VHDL hardware description language operations
    2022-03-19 16:26:25下载
    积分:1
  • microcoded_TB
    its a verilog code for microcoded tb
    2010-03-16 00:21:39下载
    积分:1
  • MPSK-modulation-and-demodulati
    MPSK调制与解调VHDL程序源代码与仿真(MPSK modulation and demodulation process and VHDL source code and simulation)
    2014-02-28 15:23:56下载
    积分:1
  • Using VHDL realize CPLD (EMP240T100C5) of the PWM output
    利用VHDL实现CPLD(EMP240T100C5)的PWM输出-Using VHDL realize CPLD (EMP240T100C5) of the PWM output
    2022-05-27 08:17:35下载
    积分:1
  • LZRW1 VHDL语言,有有下
    lzrw1算法,VHDL语言,不带TB。模块验证,自己写TB文件
    2023-05-21 19:15:03下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载