-
FIFO_Buffer(verilog)
这是一个FIFO_Buffer的verilog代码.(This is a FIFO_Buffer the Verilog code.)
- 2021-04-22 13:38:49下载
- 积分：1
-
同步 FIFO 设计 Verilog 代码
同步 FIFO 的 Verilog 设计代码。核查 Env 可以围绕它 SV 或 UVM。数据宽度是 8 位和 FIFO 深度是 2 ^3 = 8
- 2022-05-19 19:07:55下载
- 积分：1
-
基于FPGA的串口通信设计
本代码我们做的是“回环测试”，上微机首先通过串口通信发送数据到FPGA，FPGA接收到数据以后再将其发回给上位机，通过观察上位机的数据显示窗口，我们就能确定基于FPGA的串口数据手法是否正确。
- 2023-08-30 18:35:04下载
- 积分：1
-
TSL1401_CCD_Test
十分基础的CCD的测试程序，大家可以下载调试CCD(this is a ccd test chengxu ,it is very good to use ,you can down it )
- 2016-03-14 16:50:18下载
- 积分：1
-
DE2_PS2_Debug
这是altera公司的DE2-35开发板下的一个PS2键盘的源程序代码工程，包括PS2驱动等模块有需要的人，可以下载(Altera DE2-35 development board of the company, the source code of a PS2 keyboard works, including the the PS2 driver modules need, you can download)
- 2012-10-19 20:55:20下载
- 积分：1
-
MifFileGen
VC++6.0软件生成Altera公司FPGA内部存储器ROM初始化数据mif格式文件。方便通过QuartusII导入波形等参数。强调这个是例子，生成的是一个定点的正弦数据表文件，需要用到的请自行修改源代码。(This software generates internal memory ROM initialization mif format data file for FPGA product by Altera. Facilitate the passage of the waveform parameters such as import QuartusII)
- 2013-07-19 02:32:45下载
- 积分：1
-
m60
使用verilog实现模六十计数即0-1-2-3-4-5-.......-59-0-1-2的功能。(Use Verilog to realize the function of the mode sixty count, 0-1-2-3-4-5-....-59-0-1-2.)
- 2018-02-10 14:13:27下载
- 积分：1
-
EP2C5
基于FPGA/EP2c5的开发板详细例程，内容丰富，简单易懂(Development board based on more routine FPGA/EP2c5, content rich, easy to understand)
- 2020-12-06 22:59:23下载
- 积分：1
-
边缘检测
检测边缘（正或者负）并生成单一脉冲，脉冲持续 1 个时钟脉冲长度。 代码的测试台也包含在内。 如果你想同步不同信号过渡到异步信号，你会发现很有用，参考 https://www.doulos.com/knowhow/fpga/synchronisation/
- 2022-06-26 12:28:14下载
- 积分：1
-
svpwm
应用在电机上的svpwm代码，Verilog编写，已经测试成功
- 2023-01-28 19:35:04下载
- 积分：1
