登录
首页 » VHDL » 基于Verilog 的电子日历与电子时钟程序,可以进行调日期、星期、时间的分钟与小时,通过几种模式来显示日历与时间。...

基于Verilog 的电子日历与电子时钟程序,可以进行调日期、星期、时间的分钟与小时,通过几种模式来显示日历与时间。...

于 2022-02-02 发布 文件大小:2.97 kB
0 138
下载积分: 2 下载次数: 1

代码说明:

基于Verilog 的电子日历与电子时钟程序,可以进行调日期、星期、时间的分钟与小时,通过几种模式来显示日历与时间。-Verilog-based electronic calendar and e-clock procedures, can be adjusted date, week, time of minutes and hours, through several models to display a calendar and time.

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • steper motor
    说明:  stepper motor module on spartan 6 and 24MHz clock fequency
    2019-03-10 15:44:31下载
    积分:1
  • Xilinx FPGA moving data across asynchronous clock boundaries
    Xilinx FPGA moving data across asynchronous clock boundaries
    2022-03-05 12:30:25下载
    积分:1
  • 一个PS2 IP CORE(VHDL) for FPGA
    一个PS2 IP CORE(VHDL) for FPGA-A PS2 IP CORE (VHDL) for FPGA
    2022-09-04 02:20:03下载
    积分:1
  • unit5
    低频数字式相位测量仪 使用的VHDL语言,在MUXPLUS2环境下使用! (digit hpase detecter use for low-frequence)
    2010-05-07 17:00:35下载
    积分:1
  • AD7760_TEST
    AD7760模数转换,使能滤波器功能,简单易懂,可进行各种配置 全功能支持,并附加使用说明(AD7760 Full Function Support with Additional Instructions)
    2021-03-17 13:39:20下载
    积分:1
  • code
    code for booths multiplier
    2009-03-15 09:35:26下载
    积分:1
  • 直接序列扩频通信系统VHDL仿真
    直接序列扩频通信系统: 包含: 信源、扰码、交织、直扩、BPSK调制、解调、相关、解交织、解扰 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-03-23 18:07:56下载
    积分:1
  • -
    2022-03-20 08:41:04下载
    积分:1
  • dds digital shift Signal Generator, full
    dds数字移相信号发生器,功能齐全通过验证-dds digital shift Signal Generator, full-featured validated
    2022-08-15 06:38:32下载
    积分:1
  • adder.ripple
    an 16 bit ripple carry adder
    2012-11-02 23:20:33下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载