-
DDS 基于FPGA的任意波形信号发生器
基于FPGA的任意波形信号发生器,可实现频率、幅度、相位的调节，输出方波、正弦波、锯齿波(Arbitrary waveform generator based on FPGA)
- 2017-05-22 15:54:24下载
- 积分：1
-
vga
Link the VGA adapter located in the altera DE2board to a monitor
- 2016-08-05 20:13:20下载
- 积分：1
-
24_Timer
说明： 使用Verilog编写的24位定时器，具有apb 总线接口，可以设置工作方式和计数初值。(The 24-bit timer written by Verilog has APB bus interface, which can set working mode and count initial value.)
- 2021-04-27 21:38:44下载
- 积分：1
-
Embedded System multiplier test report including source code language used VHDl
嵌入式系统的乘法器试验报告 包括源代码 用VHDl语言编写-Embedded System multiplier test report including source code language used VHDl
- 2022-03-26 04:15:28下载
- 积分：1
-
由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证
由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证-By the VHDL language uses the DA0832 is QUARTUES environment has been tested
- 2023-02-01 00:40:03下载
- 积分：1
-
基于verilog的FIR滤波器程序设计（调试过的）
基于verilog的FIR滤波器程序设计（调试过的）-verilog
- 2023-07-13 23:05:04下载
- 积分：1
-
da_fir
基于FPGA分布式算法FIR滤波器verilog代码
（本人 小论文 代码，通过验证）
本文提出一种新的FIR滤波器FPGA实现方法。讨论了分布式算法原理，并提出了基于分布式算法FIR滤波器的实现方法。通过改进型分布式算法结构减少硬件资源消耗，用流水线技术提高运算速度，采用分割查找表方法减小存储规模，并在Matlab和Modelsim仿真平台得到验证。
为了节省FPGA逻辑资源、提高系统速度，设计中引入了分布式算法实现有限脉冲响应滤波器(Finite Impulse Response, FIR)。由于FIR滤波器在实现上主要是完成乘累加MAC的功能，采用传统MAC算法设计FIR滤波器将消耗大量硬件资源。而采用分布式算法 (Distributed Arithmetic, DA)，将MAC运算转化为查找表(Look-Up-Table, LUT)输出，不仅能在硬件规模上得到改善，而且更易通过实现流水线设计来提高速度。因此本文采用分布式算法设计一个可配置的FIR滤波器，并以31阶的低通FIR滤波器为例说明分布式算法滤波器结构。( FPGA verilog )
- 2020-11-10 13:49:45下载
- 积分：1
-
100例VHDL语言解释，北京理工大学毕业…
VHDL语言100例详解，北京理工大学ASIC研究生出版，这里是51~94个examples-VHDL language of 100 cases explain, Beijing Institute of Technology, Graduate ASIC publication, here is the 51 ~ 94 examples
- 2022-04-16 00:12:16下载
- 积分：1
-
16QAM
QAM调制模块，可用于Quartus仿真与fpga硬件实现。(QAM Modulation Mode, can be used for Quartus simulation and FPGA.)
- 2013-12-27 10:01:48下载
- 积分：1
-
resolutionquartusII
用verilog编写的分辨率提高的源代码 采用双线性插值(Written resolution with the verilog source code to improve the use of bilinear interpolation)
- 2021-05-14 18:30:02下载
- 积分：1
