-
imports
说明： displayport 参考设计，可以对比自己工程做验证，另有参考设计XAPP1178未找到，采用方案为DP159 + Artix7 FPGA(xilinx displayport sink design)
- 2021-01-11 16:58:50下载
- 积分：1
-
1553B-BC-TEST
1553B总线BC端的编程例子，做通了对于一个RT的测试。对于其他的RT测试和程序的例子原理相同。(The BC end of the 1553B bus programming examples)
- 2020-12-06 21:29:21下载
- 积分：1
-
Synchronous Resets Asynchronous Resets I am so confused! How will I ever know wh...
Synchronous Resets? Asynchronous Resets?I am so confused!How will I ever know which to use? 复位信号的论文-Synchronous Resets Asynchronous Resets I am so confused! How will I ever know which to use Minute Signal-paper
- 2022-03-02 03:52:16下载
- 积分：1
-
FPGA60进制数码管显示VHDL代码
FPGA设计中的60进制计数器，通过2个七段数码管系那是出来。代码简单易懂，仿真通过，而且在FPGA开发板上加载显示成功。很有用的入门代码。
- 2022-07-12 13:55:48下载
- 积分：1
-
ldpc-for-fpga-decoding
ldpc译码算法的matlab实现，码长960，码率1/2,完全模拟fpga硬件实现语言，量化处理。(ldpc decoding using matalb,code length 960,code rate 1/2)
- 2021-04-12 21:38:56下载
- 积分：1
-
DTMB
能够完美产生数字地面电视（DTMB）的信源的程序。帧头模式为模式一。信道可选择，信号加入频偏，延时，后经滤波器后输出。(Able to produce perfect digital terrestrial television (DTMB) of the source program. Mode is the mode a header. Channels to choose from, the signal adding offset, delay, after the filter output.)
- 2013-07-25 11:22:28下载
- 积分：1
-
count4
这是一个基于Quartus2 开发环境的4输入加法器( 4adder basic on Quartus2)
- 2013-08-04 09:45:07下载
- 积分：1
-
04_uart_test
说明： 基于FPGA，用verilog hdl语言实现串口收发实验(Based on FPGA, using Verilog HDL language to achieve serial port transceiver experiment)
- 2021-03-14 13:43:49下载
- 积分：1
-
tpc
turbo product code used in error correction
- 2020-11-20 10:59:37下载
- 积分：1
-
performance with rayleigh
matlab bpsk with rayleigh performance expirement
- 2020-06-24 21:40:01下载
- 积分：1
