登录
首页 » VHDL » verilog写的数字频率计的控制模块,对程序进行控制

verilog写的数字频率计的控制模块,对程序进行控制

于 2022-02-04 发布 文件大小:94.79 kB
0 205
下载积分: 2 下载次数: 1

代码说明:

verilog写的数字频率计的控制模块,对程序进行控制-written in Verilog digital frequency meter control module, the program control

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • module_tft
    TFT 液晶屏显示,通过按键,显示不同的曲线(TFT LCD display)
    2014-12-11 00:24:21下载
    积分:1
  • Cordic 算法实现
    Cordic 算法,并用该算法实现 sin 和 cos 函数。 在这个 cordic 算法顶层下,有 4 个模块。分别为按钮脉冲检测 btnPulse,角度输入 ang,板卡显 示 disp,算法核心 cordic。 BtnPulse 按分频后的时钟间隔检测对应按钮位置,当检测到连续三次的结果依次为 0、1、1 时 发送一次按钮脉冲 pulse。pulse 被作为 ang 模块的时钟,在每个 ang 的上升沿,根据按钮的对 应位置将相应的数据进行增加或减少。 显示模块 disp 将进行运算后的对应的三角函数值对应到数码管上。其中,实现象限的功能是根 据在第二第四象限的 sin,cos 结果的绝对值与在第一象限相比是将 sin 值和 cos 值交换。而第三 象限的绝对值保持不变。因此,该程序实质上仅计算第一象限的三角函数值,位于其他象限的 在 disp 模块中改变了显示值。正负是通过判断哪种三角函数位于某个象限,通过少量组合逻辑 即可得到。 在 cordic 算法模块中,为了增加计算的精度,选择了进行 28 次迭代。而为了方便移位运算,将 角度数据长度拓展至 32 位,将 cordicPipeline 模块中的数据长度变为 52,由于在其他模块中使 用了 IEEE.STD_LOGIC_UNSIGNED,为了防止冲突,选择手动计算符号位。由于大部分运算均是 重复,因此只要在 cordic 模块中反复调用 cordicPipeline 模块即可,仅需为 cordicPipeline 模块添 加一个使能输入,当计数到 28 时使能失效,停止运算。
    2022-01-31 04:14:12下载
    积分:1
  • 华为经典FPGA设计全套入门技巧
    说明:  华为FPGA设计全套资料,学习FPGA的朋友可以下载看看。(Huawei FPGA design a full set of materials, friends learning FPGA can download and see.)
    2019-04-02 13:54:48下载
    积分:1
  • VHDL实现快速傅立叶变换
    VHDL实现快速傅立叶变换 -VHDL implementation VHDL implementation of Fast Fourier Transform Fast Fourier Transform
    2022-06-14 14:36:57下载
    积分:1
  • jesd204_0_ex
    jesd204b接收部分程序和带仿真历程(Jesd204b receiving part program and simulation process)
    2020-11-26 14:49:31下载
    积分:1
  • 上海交通大学电子信息与电气工程学院VHDL经典教程
    上海交通大学电子信息与电气工程学院VHDL经典教程-Shanghai Jiaotong University Electronic Information and Electrical Engineering, Institute of Classical VHDL Tutorial
    2023-06-22 10:25:10下载
    积分:1
  • 用VHDL写的运动计时表程序,用Modelsim仿真已经通过,帖出来与大家分享。...
    用VHDL写的运动计时表程序,用Modelsim仿真已经通过,帖出来与大家分享。-write VHDL campaign time table program, Modelsim simulation has been passed, Tie up share with you.
    2022-01-26 05:57:13下载
    积分:1
  • coe
    自动计算fir滤波器系数的工具,不妨一试(Automatic calculation of filter coefficients fir tools, try)
    2009-04-11 17:20:49下载
    积分:1
  • VHDL USB2.0接口源码,内有说明,详细.
    VHDL USB2.0接口源码,内有说明,详细.-VHDL USB2.0 interface source code, which is described in detail.
    2022-04-29 19:53:42下载
    积分:1
  • C-V2X-master
    LTE is an abbreviation for Long Term Evolution.
    2019-06-29 01:08:09下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载