-
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等...
基于FPGA的多功能数字钟的设计与实现 内附有详尽的Verilog HDL源码,其功能主要有:时间设置,时间显示,跑表,分频,日期设置,日期显示等-FPGA-based multi-functional Digital Clock Design and Implementation of typhoons and rainstorms are detailed Verilog HDL source code, its functions include: time settings, time display, stopwatch, frequency, date setting, date display
- 2022-02-12 09:36:35下载
- 积分:1
-
SMII 到 MII 转换的VHDL代码
SMII 到 MII 转换的VHDL代码-SMII to MII conversion of VHDL code
- 2023-06-26 06:15:03下载
- 积分:1
-
ECASP_tutorial.pdf.tar
adding custom ip EDK
- 2009-09-24 19:11:02下载
- 积分:1
-
The VHDL source code digital clock, you can achieve at school, school grade feat...
数字钟的VHDL源程序,可以实现校时,校分等功能,并在试验箱上运行成功-The VHDL source code digital clock, you can achieve at school, school grade features, and success in the chamber is running on
- 2023-02-06 10:05:04下载
- 积分:1
-
4
通过监测工作状态实现带有IIC通讯功能的数据发送接收(to implement the sending and receiving data function of iic
communication )
- 2013-09-29 09:51:55下载
- 积分:1
-
power_control
四轴动力模块,用一个顶模块控制,输入有:油门(20档);指令;水平仪控制指令,4个输出口(Axis power modules, with a top module control inputs are: accelerator (20 files) instruction Level control instructions, four output ports)
- 2013-12-26 20:57:03下载
- 积分:1
-
SDI HDMI 视频转换器和发射机
本项目接收高清 sdi 广播的视频,并将其转换为 HDMI 接口的显示器上显示。
这个项目只需要 20 位的视频数据和从它和使用标志首先 YCbCr 视频数据转换为 RGB 数据,然后编码到 HDMI 提取时间标志。
本模块需要 74.25 MHz 的时钟。
- 2022-07-21 06:21:42下载
- 积分:1
-
golomb编码,用于无损图像压缩等,基于quartusii平台。
golomb编码,用于无损图像压缩等,基于quartusii平台。-golomb coding for lossless image compression, based on the platform quartusii.
- 2022-02-15 20:55:31下载
- 积分:1
-
Roy dsd
说明: basic verilog code on siso, piso, sipo
- 2020-06-25 18:40:01下载
- 积分:1
-
Quartus senior io distribution, manual example
quartus 中,高级io分配,手动的例子-Quartus senior io distribution, manual example
- 2022-07-11 02:00:46下载
- 积分:1