-
先进先出单独的时钟
它是一个正常的 fifo 编程代码。读和写时钟哪里不同对于写作过程阅读过程单独指针使用和用于控制这两个过程 3 附加指针1 指针为写指针控制其他读取的指针控制usedptr1 (第 1 次附加指针) 将递增的值写入进程和 usedptr2(第 2 次的附加指针)读取过程的减量。其中之一都被分配到 used_reg(第 3 次附加指针)。T他将控制的空和满的标志。由于这些标志写和读的启用控制信号
- 2023-07-30 21:20:05下载
- 积分:1
-
fsk
基于FPGA的fsk调制程序,包括载波的生成,nco的设置(FPGA-based fsk modulation procedures, including carrier generation, nco settings)
- 2016-05-12 21:00:56下载
- 积分:1
-
自己编的VHDL的波形发生器 做信号的可以
自己编的VHDL的波形发生器 做信号的可以-BOXING
- 2022-05-27 22:47:53下载
- 积分:1
-
DCT_2D
二维DCT,FPGA实现JPEG压缩中的二维DCT(dct)
- 2020-12-02 18:39:25下载
- 积分:1
-
hamid
very nice program that i ensure anyone can use easily and will be efficient for hard project of elevator
- 2009-07-26 13:27:38下载
- 积分:1
-
zhuangtaiji
这是一个最最常用的用vhdl写的状态机,几乎哪儿都用得到(a very good state machine)
- 2009-03-14 19:25:29下载
- 积分:1
-
我是VHDL的初学者,这是我自己编译的简单的几个VHDL码,功能有3...
我是VHDL的初学者,这是我自己编译的简单的几个VHDL码,功能有3-8解码器及其testbench,16位寄存器及其testbench和交通灯。
希望能和其他初学者一起讨论学习,并得到高手的指点-I VHDL beginners, this is my own translation of a few simple VHDL code. 3-8 function decoder and testbench, 16 Register and testbench and traffic lights. Hopes to be able to discuss other beginners learning, and with the guidance of the master
- 2022-05-14 07:13:44下载
- 积分:1
-
RS_coder
基于verilog的RS编码器 绝对实用(Based on the RS encoder verilog absolute utility)
- 2010-12-07 20:51:02下载
- 积分:1
-
VHDL 数字电路迷宫
这是一个基于FPGA控制点阵板显示的益智趣味类小游戏,游戏中玩家通过键盘↑↓←→键控制控制人物上下左右移动,从起始点出发,目的是走到迷宫的出口。游戏有着友好的用户界面,而且有多种模式,多种地图供玩家选择。 1.普通不计时模式:玩家可以看到整个迷宫地图,游戏没有时间限制; 2.普通计时模式:玩家可以看到整个迷宫地图,必须在20秒内找到出口,否则游戏失败; 3.高级不计时模式:玩家并不能看到整个迷宫的地图,只能看到其周围的2步以内部分路径,其他路径需要靠自己移动来探索,这样就仿佛置身迷宫之中,更有可玩性,游戏没有时间限制; 4.高级计时模式:同样玩家:玩家并不能看到整个迷宫的地图,只能看到其周围的2步以内部分路径;必须在20秒内找到出口,否则游戏失败。
- 2022-04-02 08:06:28下载
- 积分:1
-
xvrware图书馆Xilinx Inc.
XVRWARE Library Xilinx Inc.
The XVRWARE Synthesis library provides macros and synthesis examples for constructing TMR circuits in VHDL for the Virtex architecture
- 2023-07-20 21:50:04下载
- 积分:1