-
PRBS
代码是伪随机数生成和检测的模块，用于通信行业的FPGA编程。包括VHDL和Verilog两种语言的版本。用于做接口测试。(This module generates or check a PRBS pattern.)
- 2021-05-08 11:58:35下载
- 积分：1
-
STM32与FPGA通信
stm32与fpga之间的通信，协议是SPI的，可双向通信（双向通信需要自己例化，只例化了fpga到stm32）(Communication between STM32 and FPGA, the protocol is SPI, two-way communication (two-way communication needs to be taken as an example, only FPGA to STM32))
- 2020-11-16 09:49:40下载
- 积分：1
-
DDS_signal_genarator
这是一个利用verilog语言编写的信号发生器的例子，值得参考(this is a code about signal generator by VIERILOG LANGUAGE!)
- 2013-12-23 10:12:52下载
- 积分：1
-
简易数字信号分析仪（眼图）
采用VHDL语言编写，此题为全国大学生电子设计竞赛题目，产生一个伪随机信号，并用时钟提取模块提取时钟，最终能在示波器上获得眼图，验证实验结果。此程序已经经过本人亲自验证，完全可用，可用于电赛培训之中。
- 2022-07-22 14:59:00下载
- 积分：1
-
使用Virtex-5 FPGA高级加密标准算法的高效实现
应用背景在本文中，一个高性能和高度优化Rijndael AES算法的硬件实现了设计并实现Xilinx Virtex-5 xc5vlx50FPGA器件。设计采用模块化利用VHDL语言的方法。设计工作正确如图所示。这个所提出的设计的性能进行评估的基础上吞吐量和面积。我们的设计利用了速度339.087兆赫，这意味着吞吐量4.34用399片Virtex-5 FPGA面积Gbps。关键技术本文提出了一种有效的Rijndael算法的硬件实现高级加密标准（AES）加密算法采用最先进的现场可编程门阵列（FPGA）。在非常高速集成电路设计的设计硬件描述语言（VHDL）。时序仿真进行验证所设计的电路的功能。性能评估也做了吞吐量和区域。在国家的最先进的Xilinx Virtex-5实现设计（xc5vlx50ffg676-3）FPGA实现吞吐量4.34千兆位/秒，总共使用了399片。
- 2022-02-20 11:10:20下载
- 积分：1
-
dda
该程序描述了运用FPGA 实现DDA圆弧插补运算(FPGA DDA)
- 2020-11-29 13:09:28下载
- 积分：1
-
cpu
cache，实现了部分简单指令，仿真模拟确认可行(Single-cycle CPU, to achieve some simple instruction, simulation confirm feasible)
- 2015-01-05 14:11:10下载
- 积分：1
-
sobel-with-verilog-language
用verilog实现sobel边缘检测算法(sobel edge detection with verilog language)
- 2020-07-12 19:38:53下载
- 积分：1
-
Testsystem for i2c controller
-- State machine for reading data from Dallas 1621
--
-- Testsystem for i2c controller--- State machine for reading data from Dall as 1621---- Testsystem for i2c controller
- 2022-06-17 11:26:02下载
- 积分：1
-
matlab
matlab file for image contrast..
- 2010-08-18 03:02:21下载
- 积分：1
