登录
首页 » VHDL » Using VHDL programming asynchronous FIFO procedure can be run by the debugger

Using VHDL programming asynchronous FIFO procedure can be run by the debugger

于 2022-03-23 发布 文件大小:128.02 kB
0 182
下载积分: 2 下载次数: 1

代码说明:

使用VHDL编程的异步FIFO程序 经调试可运行-Using VHDL programming asynchronous FIFO procedure can be run by the debugger

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • stap_steering
    这个verilong代码实现的功能是radar processing的功能。(This verilong code function is radar processing functions.)
    2015-07-21 00:59:39下载
    积分:1
  • div_fru
    介绍分频器的好资料。不光有奇数分频、偶数分频,还有小数分频。相信把这个资料理解透了后以后分频器的设计就不是问题了。(Introduction divider good information. Not only have an odd frequency, even frequency, there are fractional. I believe understanding this information through the post after the Divider is not a problem.)
    2010-06-17 21:52:55下载
    积分:1
  • modelsim的一个非常好的教程,有程序源码,PPT,word教程
    modelsim的一个非常好的教程,有程序源码,PPT,word教程-ModelSim
    2022-03-23 03:52:36下载
    积分:1
  • lvds_ctr_top
    说明:  用verilog编写的LVDS接口驱动程序,采用IOSERDES技术实现,经过Spartan6 FPGA调试验证,有完整的工程。(The LVDS interface driver written in verilog is implemented using IOSERDES technology. After Spartan6 FPGA debugging and verification, there is a complete project.)
    2020-03-16 10:29:10下载
    积分:1
  • 并行通信代码(调试通过)
    并口通讯代码 并口通讯代码(调试通过) --该代码目前能实现单个字节的收发-Parallel communications code (debugging through)-- The code can now achieve a single byte of Transceivers
    2022-05-20 22:29:56下载
    积分:1
  • verilog
    说明:  i2c module,有i2c主机和从机模块(i2c module verilog VHDL base on i2c protocol)
    2020-10-26 08:27:29下载
    积分:1
  • FPGA的并行流水线的AES-GCM核心100G以太网应用
    应用背景在本文中,我们提出了一种高效的设计方法在可重构硬件设备中实现GCM结合认证加密AES。由于四AES内核和四binaryfield复制我们能演示如何打破该100Gbps的速度必将在FPGA。为了减少的在Ghash操作关键路径,四级流水线已被插入在广发(2128)乘法。这个最后的GCM的架构依赖于一个4×4建筑实现了在Xilinx Virtex-5器件119gbps。关键技术即将推出的IEEE以太网标准的重点将提供的数据传输带宽的100Gbit /美国目前,最快的加密原始批准的美国国家标准与技术研究所,结合数据加密和身份认证,是伽罗瓦/计数器模式(GCM)操作。如果可行性,提高速度的GCM到100Gbit/s的ASIC技术已经表明,在GCM FPGA实现安全100G以太网网络系统出现了一些重要的结构问题。在本文中,我们报告一个高效的FPGA架构该模式结合AES分组密码。与四流水线并行AES-GCM芯我们可以要达到新的以太网标准要求的速度。此外,时间关键二进制字段乘法的认证过程依赖于四个流水线2 Karatsuba—人乘子。
    2022-04-01 01:49:49下载
    积分:1
  • TMS320DM642
    学习DM642的开发板,适合DSP和pcb的初学者,容易上手(Learning DM642 development board)
    2011-04-24 18:54:04下载
    积分:1
  • dazhuankuai
    基于FPGA设计的经典打砖块小游戏。游戏简单易玩。(FPGA design based on the classic Arkanoid game. Game easy to play.)
    2013-11-26 09:40:37下载
    积分:1
  • xilinx the frequency generator VHDL source code, spartan3 can run in the learnin...
    xilinx提供的频率发生器的VHDL源码,可以运行在spartan3的学习开发板上。-xilinx the frequency generator VHDL source code, spartan3 can run in the learning development board.
    2022-04-28 04:38:57下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载