-
iic
说明： 通过iic总线实现数据的读和写，以及基于的modelsim测试。(Through the iic bus to achieve data reading and writing,and based on the modelsim test.)
- 2019-10-08 15:04:32下载
- 积分：1
-
mission
基于FPGA和Matlab的均衡滤波器设计与实现
基于MATLAB的数字均衡器的设计
采用FPGA实现基于LMS算法的自适应均衡器的设计研究
PWM控制的FPGA实现
等众多与FPGA、MATLAB相关的滤波器和均衡器设计
( FPGA and MATLAB design of filter&EQ)
- 2016-04-03 12:37:42下载
- 积分：1
-
ZEDBOARD
说明： ZEDBOARD的管脚分配图和约束文件，包括PCB图和xdc文件(Pin assignment of ZEDBOARD)
- 2021-03-23 21:19:15下载
- 积分：1
-
ieee
VLSI Implementation IEEE Papers 2010 to 2014
- 2014-07-08 03:52:41下载
- 积分：1
-
ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户
ISE7.1i 中文教程 适合xilinx的FPGA/CPLD用户-Chinese ISE7.1i the xilinx tutorial for FPGA/CPLD users
- 2022-02-25 00:06:16下载
- 积分：1
-
VHDLexamples
这里面有很多的vhdl的编程的源代码，文件是全英文的，例子丰富(That there are a lot of vhdl programming source code, documentation is in English, and examples of rich)
- 2010-07-13 11:00:53下载
- 积分：1
-
fht_latest.tar
FAST HADAMARD TRANSFORM VERILOG FOR IMAGE PROCESSING
- 2013-08-19 13:47:40下载
- 积分：1
-
FPGA 设计的四种常用思想与技巧
FPGA 设计的四种常用思想与技巧-FPGA design ideas and techniques used in four
- 2022-03-15 15:54:37下载
- 积分：1
-
Verilog
用Verilog实现一个基于Mesh拓扑结构的路由器网络(Using Verilog to implement a router network based on Mesh topology)
- 2021-03-25 15:49:14下载
- 积分：1
-
err
在一些系统中，经常用到对触发信号延时一段时
间后，再对某些目标信号进行采集，通常这段延时要求
非常精确，还要做到范围可调，一般这种延时的最小时
间单位小于100ns。如果选用普通微控制器，延时系统的操作界面比较容易实现，但是靠软件延时得到结果的准确性较低。考虑到芯片功能、开发环境以及接口方便等问题，最终选用一片常用的AlteraSVCPLD
EPM7128SLC3411]作为系统的核心控制部分，来实现
信号延时、输人设定、运行显示的功能。应用Veril-
o苦2〕语言，在Altera的Quartus11WebEditio详3〕软件
环境下进行编程仿真，最后烧写芯片进行系统硬件测试
-err
- 2022-03-12 04:01:42下载
- 积分：1
