-
带自适应波特率发生器UART实现，经过FPGA验证的！
带自适应波特率发生器UART实现，经过FPGA验证的！-UART baud rate generator with adaptive realization, after FPGA validation!
- 2023-01-21 06:20:04下载
- 积分：1
-
DE2_WEB_QII_60
ALTERA官方板子DE2官方代码，芯片是EP2C35F672C6N(ALTERA official board DE2 official code, the chip is EP2C35F672C6N)
- 2017-09-07 19:35:35下载
- 积分：1
-
S3EStarter_user-guide
Xilinx Spartan-3E Starter Kit Board User Guide(中文用户手册)(Xilinx Spartan-3E Starter Kit Board User Guide)
- 2012-04-30 10:14:18下载
- 积分：1
-
一个具有同步置，异步清零的D触发器Verilog作业
设计一个具有同步置1，异步清零的D触发器。
设计一个类似74LS160的计数器(Design an D trigger with synchronous reset 1 and asynchronous reset.
Design a counter like 74LS160.)
- 2020-06-27 00:40:01下载
- 积分：1
-
VHDL 数字电路迷宫
这是一个基于FPGA控制点阵板显示的益智趣味类小游戏，游戏中玩家通过键盘↑↓←→键控制控制人物上下左右移动，从起始点出发，目的是走到迷宫的出口。游戏有着友好的用户界面，而且有多种模式，多种地图供玩家选择。 1.普通不计时模式：玩家可以看到整个迷宫地图，游戏没有时间限制； 2.普通计时模式：玩家可以看到整个迷宫地图，必须在20秒内找到出口，否则游戏失败； 3.高级不计时模式：玩家并不能看到整个迷宫的地图，只能看到其周围的2步以内部分路径，其他路径需要靠自己移动来探索，这样就仿佛置身迷宫之中，更有可玩性，游戏没有时间限制； 4.高级计时模式：同样玩家：玩家并不能看到整个迷宫的地图，只能看到其周围的2步以内部分路径；必须在20秒内找到出口，否则游戏失败。
- 2022-04-02 08:06:28下载
- 积分：1
-
testbench
说明： altera 最新的CYCLONE IV的pci-e核的testbench，VHDL源程序。(altera latest CYCLONE IV of the pci-e core testbench, VHDL source code.)
- 2010-04-22 10:20:24下载
- 积分：1
-
Writing Testbenches using System Verilog
Material to learn how to use system verilog and how to write testbenches for verification.
- 2018-02-09 17:24:25下载
- 积分：1
-
VGA_yanse
用fpga实现VGA16色真彩的图片显示,且在AX301实验板上已经调试过(VGA16 achieve true color with fpga pictures show, and in the AX301 has been tuned breadboard)
- 2021-02-05 17:59:57下载
- 积分：1
-
ps2_interface
封装PS2接口驱动，用verilog编写！适用于键盘，鼠标等PS2接口的器件。(failed to translate)
- 2013-05-05 10:48:42下载
- 积分：1
-
BCD_to_7_seg_decoder
BCD to 7 segments display decoder
- 2015-06-15 22:36:01下载
- 积分：1
