网站首页

此示例是8051核加频率计的联合设计,带有8051IP核资料

于 2022-06-14 发布文件大小:463.55 kB

 0  51

下载积分: 2 下载次数: 1

我要下载

代码说明：

此示例是8051核加频率计的联合设计,带有8051IP核资料-This example is the 8051 nuclear increase the frequency of joint design, with the nuclear information 8051IP

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

adder
用于实现FPGA硬件开发使用的加法器，需要注意的是用Verilog语言实现的(The adder used to realize FPGA hardware development needs to be realized in Verilog language)

2020-06-22 03:20:01下载

积分：1
一个用VerilogHDL语言编写的模6的二进制计数器
一个用VerilogHDL语言编写的模6的二进制计数器-a Verilog HDL language used in the preparation of the six-binary counter

2022-03-22 05:41:51下载

积分：1
In this case is a convolutional code on a simple algorithm, using verilog HDL la...
本例是关于卷积码的一个简单算法，用verilog HDL语言编写，整个文档包括了产生卷积的整个工程。-In this case is a convolutional code on a simple algorithm, using verilog HDL language, the entire document, including the method of deconvolution of the whole project.

2022-02-05 20:03:55下载

积分：1
hdl-master
ADI ad9361 vivado 下源代码(ADI ad9361 vivado source code)

2015-08-30 21:39:28下载

积分：1
xilinx_lib.tar
用于modelsim仿真的xilinxfpga平台IP库，以ise 13.x为基础制作，在modelsim10下验证通过。(xilinx IP core library for modelsim simulate, based on ise 13.x, verified in modelsim10.)

2017-10-27 12:23:53下载

积分：1
半加器
半加器

2022-10-16 16:40:03下载

积分：1
simple_cpu
初学cpu结构的很好的verilog代码的示例，适合初学者(novice cpu structure of the good verilog code examples for beginners)

2007-03-03 01:05:16下载

积分：1
GW48
vhdl语言试验箱GW48的各种模式引脚图。。(vhdl language the various modes of chamber GW48 pin map. .)

2010-01-20 13:20:28下载

积分：1
HDLstyle
学习xilinxVHDL语言的一本好书，为官方资料，可方便读者熟悉xilinx的代码风格(A good VHDL,it s fittable for the reader to be familiar with the style of xilinx)

2009-10-02 08:42:47下载

积分：1
svtb_ahb_sram
说明：一款verilog设计的SRAM控制器，可以实现AHB总线控制的功能。(abcdefghijklmnopqrstuvwxyz)

2020-06-30 13:40:02下载

积分：1

696522资源总数
104040会员总数
35今日下载

此示例是8051核加频率计的联合设计,带有8051IP核资料

0 个回复

热门标签

热门下载