登录
首页 » Verilog » spi的验证ip

spi的验证ip

于 2022-02-14 发布 文件大小:226.12 kB
0 140
下载积分: 2 下载次数: 1

代码说明:

用SystemVerilog写spi通信模块的验证ip结构简洁,容易上手可以作为spi设计中的验证之用

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • AMI1
    本代码是用VERILOG语言描述的AMI码的解码的程序,经过调试是正确的。代码简单易懂。(This code is described in VERILOG language AMI code decoding process, after debugging is correct. Code is easy to understand.)
    2021-04-22 14:48:48下载
    积分:1
  • FPGAVHDL
    vhdl例程代码大全,包含流水灯,数码管,AD,DA转换等(Guinness vhdl code routines, including water lights, digital, AD, DA conversion)
    2020-12-17 12:19:13下载
    积分:1
  • dct_verilog
    用FPGA实现dct变换。verilog语言实现,在quartus9.0中验证,含整个工程(dct transform verilog language in quartus9.0 verify, with the entire project)
    2020-12-02 18:59:24下载
    积分:1
  • multiplier.tar
    用vhdl实现的booth算法乘法器,包含了multiplexer和rca adder,同时提供了一个测试文件,modelsim测试通过(Algorithm with a booth multiplier vhdl implementation, including a multiplexer and rca adder, while providing a test file, modelsim test pass)
    2021-04-14 13:18:55下载
    积分:1
  • 基于verilog的串口收发协议
    基于verilog的串口收发程序,使用组合逻辑加时序逻辑的方式编写,易于灵活修改!
    2022-09-06 08:45:02下载
    积分:1
  • Nut
    UG二次开发,课程作业,研究生,学习,初学者,打孔,复杂体,阵列 UG C program,homework,student,study,first,hole,complex,many( UG C program,homework,student,study,first,hole,complex,many)
    2015-01-15 12:26:29下载
    积分:1
  • code
    modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)
    2009-07-17 10:26:46下载
    积分:1
  • UART_RS232_Altera
    在Altera开发板上实现RS232串口通信,平台为CycloneII,可通过QuartusII软件修改引脚移植到其它平台(Realize RS232 serial communication on Altera development board, platform for CycloneII, through software QuartusII modify pin portable to other platforms)
    2016-03-25 20:29:04下载
    积分:1
  • code
    代码文件夹: ARVI_FSM.v为顶层文件,用于模拟时用。 dataHex.dat 为模拟输入文件(只有10行,象征的意思。实际我们模拟时,dataHex.dat文件足有1个多GB) dataFormat.dat为输入文件对应的带格式的文件 使用modelsim模拟时,将dataHex.dat名字改为CPUContext.txt 结果: result.txt (Code folder: ARVI_FSM.v for top-level documents used for the simulation. dataHex.dat for analog input files (only 10 line, the meaning of the symbol. actual simulation we, dataHex.dat documents have more than one full GB) dataFormat.dat for the input file the corresponding file with modelsim simulation used to dataHex.dat name to CPUContext.txt results: result.txt)
    2009-06-21 19:14:37下载
    积分:1
  • adc0809ctrl
    用fpga芯片使用vhdl语言对AD转换芯片ADC0809进行控制(Using the fpga chip use language of VHDL AD transform chip ADC0809 control)
    2011-12-12 16:31:59下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载