网站首页

基于Verilog HDL的16位超前进位加法器分为3个功能子模块

于 2022-02-05 发布文件大小:7.31 kB

 0  84

下载积分: 2 下载次数: 1

我要下载

代码说明：

基于Verilog HDL的16位超前进位加法器分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

240188modified-rom-based-logic
Modified rom based logic

2016-04-01 09:48:45下载

积分：1
使用从Digilent Spartan3E板VGA接口。LabVIEW VI
VGA interface using Spartan3E board from DIGILENT.Labview .vi

2023-02-15 00:10:04下载

积分：1
IIR-digital-filter-
采用双线性变换法设计IIR数字滤波器设计的c代码，包括低通、高通和带通(Document recording the design of IIR digital filter c code)

2011-09-05 17:47:58下载

积分：1
UART_prj_ViHDL
vhdl project at sbu uni in iran uart

2010-05-08 16:18:37下载

积分：1
Wishbone dma ip core
Wishbone dma ip core

2022-01-26 04:18:15下载

积分：1
06_lcd7_touch
基于7Z010的触摸屏驱动程序.开发板使用的是Xilinx公司的Zynq7000 系列的芯片，型号为XC7Z010-1CLG400C， 400 个引脚的 FBGA 封装。 ZYNQ7000 芯片可分成处理器系统部分 Processor System（PS）和可编程逻辑部分 Programmable Logic（PL）。在 AX7010 开发板上，ZYNQ7000 的 PS 部分和 PL 部分都搭载了丰富的外部接口和设备，方便用户的使用和功能验证。(Touch screen driver based on 7z010)

2017-04-20 19:13:06下载

积分：1
dwt
基于 verilog的卷积运算代码，应用于离散小波分析。(verilog conv)

2012-04-26 22:09:52下载

积分：1
music
音乐和的设计，硬件语言描叙，书上的源代码哦(Music and design, hardware language describes, the book s source code Oh)

2008-12-13 21:40:09下载

积分：1
mybch1
说明：实现（7,4）BCH码的编码和译码。已知生成矩阵和校验矩阵，通过c=m*G进行编码，译码时利用伴随式译码。s=c*H‘，求得伴随式，对应的错误图样找到错误位置，对错误位置进行更正，得到译码结果。(Coding and decoding of (7,4) BCH Codes)

2021-04-27 17:28:44下载

积分：1
Written in the quaters of the size of the comparator output, verilog language wr...
在quaters下写的比较数的大小输出，verilog语言写的，具有状态机和存储器-Written in the quaters of the size of the comparator output, verilog language written with the state machine and memory

2022-02-26 07:00:13下载

积分：1

696518资源总数
105547会员总数
4今日下载

基于Verilog HDL的16位超前进位加法器分为3个功能子模块

0 个回复

热门标签

热门下载

基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

0 个回复

热门标签

热门下载

基于Verilog HDL的16位超前进位加法器分为3个功能子模块