登录
首页 » VHDL » 基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

基于Verilog HDL的16位超前进位加法器 分为3个功能子模块

于 2022-02-05 发布 文件大小:7.31 kB
0 134
下载积分: 2 下载次数: 1

代码说明:

基于Verilog HDL的16位超前进位加法器 分为3个功能子模块-Verilog HDL-based 16-bit CLA is divided into three functional sub-modules

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • maichongceliang
    对于已获得的脉冲包络采样序列,需测量的脉冲特征参数主要有:脉冲幅值(PA)、脉冲到达时间(TOA)和脉冲宽度(PW)。实际测量中,脉冲波形的形状是各种各样的,但其主要的参数有脉冲幅度、脉冲宽度、脉冲周期、脉冲占空比、脉冲前沿(上升时间)、脉冲后沿(下降时间)、脉冲上冲、脉冲下冲、脉冲下垂、脉冲顶部不平度等,脉冲参数的计量主要就是对这些参数进行计量。本程序包实现基于FPGA实现脉冲宽度和重复周期的测量。(Who have access to the pulse envelope sample sequence, the pulse measurement to be the main characteristic parameters are: pulse amplitude (PA), pulse time of arrival (TOA) and pulse width (PW). The actual measurement, the pulse shape is a wide variety of shapes, but its main parameters of the pulse amplitude, pulse width, pulse period, pulse duty cycle, pulse leading edge (rise time), pulse along (down time), the red pulse, pulse undershoot, pulse droop, pulse irregularities, such as at the top, the measurement of pulse parameters is mainly the measurement of these parameters. The package FPGA-based pulse width and repetition to achieve the measurement cycle.)
    2009-07-08 14:32:08下载
    积分:1
  • FPGA
    韩福柱老师FPGA实验源码,用vhdl语言在xilinx FPGA上实现,包括ad采集,温度传感器读取,秒表,跑马灯和按键次数统计4个实验(Han Fu teacher FPGA column experiment source code, vhdl languages on xilinx FPGA implementations, including ad acquisition, temperature sensor readings, stopwatch, marquees and keystrokes 4 experimental statistics)
    2017-01-06 15:54:53下载
    积分:1
  • 占空比1:1的通用分频模块
    占空比1:1的通用分频模块-1:1 generic-frequency module
    2022-11-11 08:45:03下载
    积分:1
  • 本文介绍了一种使用4蝴蝶(米,氮)的根元素
    本文提出了一种使用4根元素蝶形(m,n)计数器来降低硬件复杂度、延迟、功耗的传统加法器的使用方法。并针对FFT算法提出了一种改进的换向器,利用流水线传输实现了连续输入数据与信息的结合,减少了内存需求。
    2022-02-26 11:28:23下载
    积分:1
  • dma_hussam
    verilog code for dma
    2021-04-24 19:09:04下载
    积分:1
  • 16_QAM
    用verilog 语言编译16QAM调制(a great complied code of 16QAM modulation for OFDM)
    2013-09-02 16:23:40下载
    积分:1
  • ldpc
    最近在做毕设,ldpc码的编解码实现,这个是verilog实现。(Recently completed the set up to do, ldpc code codec implementation, this is the Verilog implementation.)
    2021-05-14 15:30:02下载
    积分:1
  • VHDL参考程序,他们的初学者参考使用
    vhdl参考程序,供初学者参考使用-VHDL reference procedures, their use and reference for beginners
    2022-04-19 08:23:59下载
    积分:1
  • FPGA_OV5640_VGA_DDR3_code
    说明:  基于OV5640摄像头的视频图像传输存储以及读取。供大家参考。(Video image transmission, storage and reading based on ov5640 camera. For your reference.)
    2021-03-06 15:39:30下载
    积分:1
  • RISC
    URISC的RTL级设计,Verilog代码(Design: URISC RTL Verilog)
    2019-06-16 23:07:39下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载