-
code
modelsim下的60进制计数器源码和测试激励文件(modelsim M counter 60 under the source file and test incentives)
- 2009-07-17 10:26:46下载
- 积分：1
-
vhdl 基于ADC0809 A/D转换控制器的设计实验
vhdl 基于ADC0809 A/D转换控制器的设计实验-vhdl ADC0809
- 2022-02-25 21:38:23下载
- 积分：1
-
康塔多0至999的VHDL接口7段显示
应用背景此应用程序是用Xilinx ISE 12.4，使用VHDL语言进行。本程序的目的是提供一个显示的接口方法的七段显示。用户将可以看到从0到9999的一个计数器，它运行在利用FPGA内部的时钟实时。享受它。关键技术现场可编程门阵列（FPGA）是半导体器件是基于一个可配置逻辑块（CLB）连接矩阵通过可编程互连。FPGA可编程所需的应用或功能要求后制造。这功能区分FPGA从特定应用集成电路（ASIC），这是制造的特定设计定制任务。虽然一次性可编程（OTP）FPGA，这主要类型是基于SRAM的可重新编程的设计演变。
- 2022-03-20 03:34:16下载
- 积分：1
-
由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证
由VHDL 语言实现的DA0832器利用的是QUARTUES环境已经得到验证-By the VHDL language uses the DA0832 is QUARTUES environment has been tested
- 2023-02-01 00:40:03下载
- 积分：1
-
altfp_matrix_mult
浮点数 矩阵乘法模块 verilog语言编写 可直接调用(Floating-point matrix multiplication module can directly call verilog language)
- 2013-12-18 15:08:36下载
- 积分：1
-
attachments_2010_01_29
dct and idct vhdl code
- 2010-03-24 23:08:41下载
- 积分：1
-
EP1C6_EP1C12核心板原理图，方便自己动手做板学习FPGA
EP1C6_EP1C12核心板原理图，方便自己动手做板学习FPGA-EP1C6_EP1C12 core board schematics, do-it-yourself to do to facilitate learning FPGA board
- 2022-07-11 04:51:07下载
- 积分：1
-
homework32
说明： 这是32位移位寄存器，是用verilog编写的，能够实现从1到31位的左或右的移位(This is a 32-bit shift register, is prepared verilog, can be realized from the 1-31 shift left or right)
- 2009-07-27 15:54:00下载
- 积分：1
-
HDB3码编码器
本文以FPGA为硬件平台，基于EDA工具QUARTUSⅡ为软件平台上对HDB3编/译码进行实现。由于在EDA的软件平台QUARTUSⅡ上不能处理双极性的信号，因此对HDB3码的编/译码的实现分为：软件部分和硬件部分。软件部分是基于QUARTUSⅡ的平台上对输入的码元进行编码和译码，通过系统仿真，验证了HDB3码的编译码的正确性；硬件部分采用CD74HC4052双四选一的数模选择器实现单极性到双极性的转换；采用AD790和SE5539实现双极性到单极性的转换。最后，通过仿真，验证了方案的正确性。
- 2022-10-23 04:50:03下载
- 积分：1
-
EnDat
ENDAT 协议说明，包括时序等详细的说明，(endat Encoder characteristics)
- 2021-05-12 22:30:02下载
- 积分：1
