登录
首页 » VHDL » mooor状态机的VHDL程序,代码,状态机,关键是分析各个状态之间的切换...

mooor状态机的VHDL程序,代码,状态机,关键是分析各个状态之间的切换...

于 2022-02-06 发布 文件大小:184.40 kB
0 207
下载积分: 2 下载次数: 1

代码说明:

mooor状态机的VHDL程序,代码,状态机,关键是分析各个状态之间的切换-mooor zhuangtaiji zhuagtaiji guanjianshi gege zhuangtai zhijian de qiehuan

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • booth4
    4位的booth算法加法器,对计算机组成原理的学习有帮助,verilog语言编写(4-bit adder booth algorithm, the learning of computer organization help, verilog language)
    2010-09-27 04:49:51下载
    积分:1
  • clz
    说明:  对于一串二进制数前置零的计数的Verilog程序(For a string of binary zero count Verilog pre-procedure)
    2021-03-31 21:29:08下载
    积分:1
  • Synthesizable model of Atmel Application of ATmega103 mi crocontroller. (VHDL IP...
    Synthesizable model of Atmel ATmega103 microcontroller. (VHDL IP)-Synthesizable model of Atmel Application of ATmega103 mi crocontroller. (VHDL IP)
    2022-02-12 19:56:59下载
    积分:1
  • 利用verilog语言设计实现8路FIR滤波
    利用verilog语言设计实现8路FIR滤波-Using verilog Language Design and Implementation of 8-channel FIR filter
    2022-01-26 16:41:16下载
    积分:1
  • T8051
    IT8051,增强版的T51,兼容DW8051核的多数端口,IO需要扩展后使用
    2022-02-12 17:39:36下载
    积分:1
  • Ver_I2C_eeprom
    用verilog编写的I2C——E2PROM模型。适用于各种型号的E2PROM,代码内部有参数可选。(Written in verilog I2C- E2PROM model. E2PROM, the internal code applicable to various types of optional parameters.)
    2013-04-10 16:14:03下载
    积分:1
  • 如果不考虑占空比,直接利用计数器来进行分频,则占空比会发生变化。下面程序实现1:1的三分频。...
    如果不考虑占空比,直接利用计数器来进行分频,则占空比会发生变化。下面程序实现1:1的三分频。-if not duty cycle directly counter to the use of sub-frequency, duty cycle will change. Below a program : a third of the frequency.
    2022-01-21 05:34:37下载
    积分:1
  • cyc2_cii5v1
    这是1C6开发板上元件的具体资料。此开发板有掉电不丢失程序的功能,就是靠着几个芯片(development board components specific information. This development board is not lost restart procedures, it was relying on a few chips)
    2007-02-15 10:22:14下载
    积分:1
  • Verilog_HDL
    华为文档《硬件描述语言Verilog基础》-目录 原来搞VHDL,刚刚开始学Verilog。觉得这个入门的提纲不错,共享一下。 (Huawei Documents " basic Verilog Hardware Description Language" - the original directory engage in VHDL, just beginning to learn Verilog. Feel that the entry of the outline of a good, share some.)
    2009-02-21 18:02:37下载
    积分:1
  • VHDL参数化浮点乘法器
    资源描述利用VHDL语言编写的浮点乘法器,可自定义浮点数位数,即乘数的参数化。具体为二进制有符号的浮点乘法器,二进制补码进行浮点运算。浮点数的表示是仿照IEEE格式,设置成自定义形式。
    2022-01-31 20:33:10下载
    积分:1
  • 696516资源总数
  • 106571会员总数
  • 2今日下载