登录
首页 » VHDL » fft变换三个中的一个(站长:三个代码算一个)

fft变换三个中的一个(站长:三个代码算一个)

于 2022-02-10 发布 文件大小:38.17 kB
0 45
下载积分: 2 下载次数: 1

代码说明:

fft变换三个中的一个(站长:三个代码算一个)-one of the three fft transfermation code

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • LFM
    该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)
    2021-04-19 09:38:51下载
    积分:1
  • CPLD总线Verilog HDL代码,PLD
    CPLD的VerilogHDL总线代码,在EPM7128SLC84-10+Quartus4平台上运行通过.-CPLD bus Verilog HDL code, the PLD-10 Quartus4 platform to run through.
    2022-01-26 04:10:04下载
    积分:1
  • FSM_Robustness_Testing
    基于有限状态机的健壮性测试研究。 关键词:健壮性测试;增强有限状态机;全球平台;安全通道协议(The Research of Robustness Testing Based on FSM)
    2012-09-06 14:08:56下载
    积分:1
  • VHDL数字系统设计和工程实践6,包含原理,真值表和原理图,以及VHDL源代码....
    VHDL数字系统设计和工程实践6,包含原理,真值表和原理图,以及VHDL源代码.-VHDL digital system design and engineering practice, six, including the principles, truth table and schematic, as well as VHDL source code.
    2022-08-03 02:10:09下载
    积分:1
  • VHDL实现led灯的动态扫描,主要对CLK进行分频
    VHDL实现led灯的动态扫描,主要对CLK进行分频-VHDL realization led lamp dynamic scan, the main points of the CLK to the frequency
    2023-03-21 08:35:04下载
    积分:1
  • ASKMod
    ASK调制信号的verilog VHL设计,在ise中实现了ASK信号的调制解调。(ASK modulation signal verilog VHL design, in ise to achieve the ASK signal modulation and demodulation.)
    2017-04-17 10:46:19下载
    积分:1
  • du to fpga 4*4 keyscan verilog
    基于fpga的4*4键盘扫描verilog程序-du to fpga 4*4 keyscan verilog
    2022-01-25 20:49:28下载
    积分:1
  • 一个交通灯的vhdl语言实现 用 VC的  1.在指定的文件夹内查找某个文件      2.获取系统文件夹的路径, 要求显示windows system tem...
    一个交通灯的vhdl语言实现 用 VC的  1.在指定的文件夹内查找某个文件      2.获取系统文件夹的路径, 要求显示windows system temp 当前目录的路径 C语言  跳马问题:在5*5的棋盘上,以编号为1的点出发,按日只跳马,要求不重复地跳所有位置,求出符合规则所有跳马的方案     1  6  15  10  21     14 9  20  5   16     19 2  7   22  11     8  13 24  17  4     25 18 3   12  23 -a traffic light VHDL language of a VC. The designated folders to search within a document 2. Access to the system folder path, requested that the current windows system temp directory path C language vault : 5* 5 in the chessboard to the No. 1 starting point, the only daily vault and asked not to repeat all locations to jump to get in line with all rules of the program vault 1 6 15 10 21 14 9 20 5 16 19 2 7 22 11 8 13 24 17 4 25 18 3 12 23
    2022-02-14 11:48:06下载
    积分:1
  • H.264编解码的VHDL语言写的
    这里描述的VHDL源代码由若干模块下的释放
    2022-04-18 20:33:11下载
    积分:1
  • 一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件,可以直接下载使用!...
    一个使用VHDL设计的具有强大功能的32位CPU,这个文件包含了在Xilinx公司的ml505 FPGA上的位码文件和配置文件,可以直接下载使用!-A VHDL design with the use of powerful 32-bit CPU, this file contains the Xilinx company on the ml505 FPGA code and configuration files, you can direct download!
    2022-09-06 15:15:02下载
    积分:1
  • 696524资源总数
  • 103986会员总数
  • 80今日下载