-
VHDL FPGA 流水灯实验
应用背景流水灯实验，FPGA基础 设计流程 程序下载 流水灯实验，FPGA基础 设计流程 程序下载流水灯实验，FPGA基础 设计流程 程序下载流水灯实验，FPGA基础 设计流程 程序下载流水灯实验，FPGA基础 设计流程 程序下载流水灯实验，FPGA基础 设计流程 程序下载流水灯实验，FPGA基础 设计流程 程序下载流水灯实验，FPGA基础 设计流程 程序下载关键技术VHDL 基本语法 设计思想 FPGA基础实例 VHDL 基本语法 设计思想 FPGA基础实例VHDL 基本语法 设计思想 FPGA基础实例VHDL 基本语法 设计思想 FPGA基础实例VHDL 基本语法 设计思想 FPGA基础实例VHDL 基本语法 设计思想 FPGA基础实例
- 2022-03-05 21:23:07下载
- 积分：1
-
generic_dpram
IT IS THE DP MEMORY MODULE. IT CONTROLS THE DP MEMORY
- 2013-09-30 19:03:40下载
- 积分：1
-
VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用
VHDLVERILOG语言实现的CARDBUS的IP源码,已经实现现场应用-CARDBUS IP CORE
- 2022-03-12 11:28:40下载
- 积分：1
-
ff_const_mul
说明： 常系数有限域乘法器，verilog DHL源码(Constant coefficient finite field multiplier, verilog DHL source)
- 2011-02-19 21:09:36下载
- 积分：1
-
SDRAM
verilog编写的SDRAM实验，有串口调试助手和相关资料！！！！！！！！！！！！！！！！！！！！！(Verilog prepared by the SDRAM experiment, a serial debugging assistant and related information!!!!!!!!!!!!!!!!!!!!!)
- 2014-09-13 11:24:46下载
- 积分：1
-
e_BIU
说明： isa MEMORY PLAN eu biu asm
- 2020-06-25 19:20:02下载
- 积分：1
-
led1
点亮led流水灯，通过调用锁相环，可以更改对应的时钟。(Lighting the LED pipelining lamp, the corresponding clock can be changed by calling the phase-locked loop.)
- 2020-06-16 07:00:01下载
- 积分：1
-
qiangdaqi
本程序为四路抢答器verlog HDL语言工程实例。(This program is four Responder verlog HDL language engineering examples.)
- 2013-10-30 14:48:21下载
- 积分：1
-
BCH码的二进制FEC码的译码
应用背景BCH码是一种流行的用于存储和传输系统中使用的纠错码。它增加了一些冗余检查数据到原始数据帧，冗余数据长度取决于校正能力，和所有计算进行在伽罗华域，适用于FPGA。关键技术编码：线性反馈移位寄存器解码器：1。证算有2×T-1型要求。首先得到奇数阶的。计算时间不一多项式分裂。都有生成多项式和多项式T T特征多项式。接收到的数据分别由T多项式分，上对应于2×T-1电力原始元素综合征，是从1到T。其次，即使顺序综合征的计算奇数的2。误差位置多项式计算误码位置多项式是由无逆的BM算法计算。计算迭代最多2×t-1时刻。定义为综合征的顺序是2×T-1。定义V是错误位置多项式的阶为2×T-1。有一些变量在计算。3.error位置搜索中国搜索的方法来找到错误的位置。每一个元素放在伽罗瓦域为该错误位置多项式，如果其结果等于零，则该元素对应于误差位置。搜索可以进行并行以缩短运行时间。
- 2023-02-10 12:45:03下载
- 积分：1
-
VHDL_PS2
Spartan3e keyboard ps2
- 2010-01-28 18:38:40下载
- 积分：1
