-
hdlc
HDLC通信协议，FPGA实现，包含源文件和仿真测试文件。(HDLC comunication)
- 2014-08-28 21:37:31下载
- 积分：1
-
alu
说明： Verilog code for implementing simple ALU.
- 2019-09-25 19:40:09下载
- 积分：1
-
core_arm.tar
ARM7系统IP核的VHDL语言源代码，需要的开发环境是QUARTUS II 6.0。(ARM7 System IP Core VHDL language source code, the need for the development environment is QUARTUS II 6.0.)
- 2021-04-20 00:18:51下载
- 积分：1
-
二维高斯实现的Vhdl代码
这段代码是用来实现二维高斯滤波器的。
- 2022-01-25 17:27:16下载
- 积分：1
-
iic的代码，是工程文件来的，是XILINX的，来自开源的
iic的代码，是工程文件来的，是XILINX的，来自开源的-IIC
- 2023-01-11 10:05:04下载
- 积分：1
-
超大规模集成电路的VHDL基本编码…………
- 2022-03-26 19:32:17下载
- 积分：1
-
QAM_verilog
基于FPGA的16QAM，用verilog编写，其中DDS为自己编写，含设计文件和testbench。已通过moldesim软件仿真。 (FPGA-based 16QAM, with verilog writing, including DDS for their preparation, including design files and testbench. Simulation software has been through moldesim.)
- 2021-02-22 18:29:41下载
- 积分：1
-
spi_slave
xilinx 平台的SPI从接口实现源码，供参考学习(used xilinx,slave-spi interface.)
- 2019-04-21 12:08:29下载
- 积分：1
-
cnt60
六十进制计数器，VHDL编写的计数器，本科电子的可能有些实验可以用到(counter Possible experiments of undergraduate electronics can be used)
- 2021-04-07 11:59:01下载
- 积分：1
-
File name: ADC0809.vhd features: Based on the VHDL language, easy to control imp...
文件名：ADC0809.vhd功能：基于VHDL语言，实现对ADC0809简单控制说明：ADC0809没有内部时钟，需外接10KHz~1290Hz的时钟号，这里由FPGA的系统时钟（50MHz）经256分频得到clk1（195KHz）作为ADC0809转换工作时钟。-File name: ADC0809.vhd features: Based on the VHDL language, easy to control implementation of the ADC0809 Description: ADC0809 internal clock does not need external 10KHz ~ 1290Hz clock number, here by the FPGA system clock (50MHz) frequency by 256 points to be clk1 (195KHz ) as the conversion ADC0809 clock job.
- 2023-07-04 18:20:03下载
- 积分：1
