-
VHDL实现ALU的源代码，并且提供了一个详细的testbench！
VHDL实现ALU的源代码，并且提供了一个详细的testbench！-ALU VHDL source code, and provide a detailed testbench!
- 2022-03-12 21:14:39下载
- 积分：1
-
io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，...
io 组件，用vhdl实现io端口的控制，包括输入输出，握手信号，-io port VHDL code
- 2023-04-27 18:40:03下载
- 积分：1
-
Aluno
Example of programming fifo in c
- 2013-01-17 00:23:28下载
- 积分：1
-
adder8
8位加法器源代码，vivado实现编写。(8 adder Source, vivado achieve write.)
- 2015-12-01 20:35:55下载
- 积分：1
-
IS611v25616在NIOS II 下的驱动
IS611v25616在NIOS II 下的驱动-NIOS II in IS611v25616 under the driver
- 2022-02-05 21:24:06下载
- 积分：1
-
read-string-from-FLASH
read data of type character from flash memory
- 2013-09-08 03:49:15下载
- 积分：1
-
学习应用FPGA pid实现
pid程序,新学者，使用FPGA学习，希望大家一起学习
- 2023-08-21 11:25:08下载
- 积分：1
-
用verilog语言写的串口通信程序,包括收发两个模块,可用于FPGA的通信中,可通过程序设置收发的位数,有很好的扩展性....
用verilog语言写的串口通信程序,包括收发两个模块,可用于FPGA的通信中,可通过程序设置收发的位数,有很好的扩展性.-Verilog language used to write serial communication program, including the sending and receiving two modules can be used for FPGA communications, you can send and receive through the program to set the number of bits, there is a very good scalability.
- 2022-06-17 10:57:04下载
- 积分：1
-
对于多个子分频的Verilog代码
verilog分频器代码
分为偶数倍分频和奇数倍分频两个verilog源文件 附带一个说明文档-divider verilog code for multiple sub-divided into even and odd frequency divider several times with a two verilog source files documentation
- 2022-10-15 03:40:06下载
- 积分：1
-
ug_dsp_builder
本文是Altera公司编写的dspbuilder的设计方法，但是是英文原版的(This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of)
- 2008-12-14 01:33:58下载
- 积分：1
