登录
首页 » Verilog » VGA图像

VGA图像

于 2022-02-16 发布 文件大小:4.22 MB
0 123
下载积分: 2 下载次数: 1

代码说明:

此代码显示图像(BMP)进行监控。该代码有C编程(bmp图像==> COE文件)所以,我们使用的核心发生器添加COE文件。这是800x600的分辨率和扩大的形象。如果你想要原始图像,改变memaddr一部分。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • ug_dsp_builder
    本文是Altera公司编写的dspbuilder的设计方法,但是是英文原版的(This article is prepared by Altera Corporation dspbuilder design method, but it is the original English edition of)
    2008-12-14 01:33:58下载
    积分:1
  • AD6 中进行FPGA设计与仿真
    说明:  AD6 中进行FPGA设计与仿真,很不错的资料哦(FPGA design and Simulation in AD6, very good data)
    2020-04-15 21:22:17下载
    积分:1
  • BCD-counter
    一个2位的BCD码十进制加法计数器电路,输入为时钟信号CLK,进位 输入信号CIN,每个BCD码十进制加法计数器的输出信号为D、C、B、A和进位输出信号COUT,输入时钟信号CLK用固定时钟,进位输入信号CIN. (A 2-bit BCD code decimal adder counter circuit input as the clock signal CLK, a carry input signal CIN, D, C, B, A, and the carry output signal COUT, each BCD code decimal adder counter' s output signal, the input clock signal CLK Fixed clock, binary input signal CIN.)
    2020-10-28 19:29:58下载
    积分:1
  • bayer2rgb
    bayer to rgb, module Bayer2RGB(          input       MainClk,     input       nRST,          input       iVsync,     input       iHref,     input[9:0]  iPixelData,  &nbs
    2022-08-17 06:48:57下载
    积分:1
  • Signed-Arithmetic-in-Verilog-2001
    有符号数的完整讲义和例子Verilog 2001(Signed Arithmetic in Verilog 2001, paper with examples)
    2011-01-18 17:15:09下载
    积分:1
  • ahb slave code
    它支持ahb接口它是一个内存模型,当传输完成时给出正常响应,当发现地址超出范围时给出错误响应
    2022-03-07 13:35:13下载
    积分:1
  • axi_spi_master
    arm的axi接口转spi接口master源代码,已经使用过,带注释,
    2022-03-23 04:14:36下载
    积分:1
  • shukongfenpinqi
    数控分频器的设计 数控分频器的功能就是当在输入端给定不同输入数据时,将对输入的时钟信号有不同的分频比,例3的数控分频器就是用计数值可并行预置的加法计数器设计完成的,方法是将计数溢出位与预置数加载输入信号相接即可。(NC NC divider divider design of its function is when the input given different input data, input the clock signal will have different frequency than, for example 3 is to use the NC prescaler count preset value of the adder parallel counter design is completed, the method is to count the number of overflow bit with preset load to the input signal phase.)
    2008-12-13 09:56:51下载
    积分:1
  • ditietickets
    利用VHDL语言实现地铁售票系统的设计。售票系统根据途经站数自动计算票价(Using VHDL language metro ticket system. Ticketing system automatically calculated according to the number of fares via station)
    2010-05-07 17:09:35下载
    积分:1
  • sobel
    Verilog代码实现Sobel算子,包括整个工程,仿真也有。。仿真表明该程序能实现Sobel 算子硬件实现(Verilog,Sobel Operator)
    2011-05-10 21:11:21下载
    积分:1
  • 696516资源总数
  • 106794会员总数
  • 11今日下载