登录
首页 » Verilog » 基于RAM的同步FIFO设计与实现

基于RAM的同步FIFO设计与实现

于 2022-09-09 发布 文件大小:9.69 kB
0 180
下载积分: 2 下载次数: 1

代码说明:

资源描述该代码通过例化ram,然后再利用读写指针的比较来判断full和empty的状态,从而实现了同步FIFO的设计

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 基于FPGA的视频图像加密系统 DE2_70_D5M_key_video_encryption
    基于FPGA的视频图像加密系统 DE2_70+TRDB—D5M+VGA(FPGA-based video encryption system DE2_70+TRDB-D5M+VGA)
    2014-06-01 13:43:14下载
    积分:1
  • 32 bit shifter verilog fpga
    应用背景32 位数字移位器,可用于乘法器的实现关键技术32位数字移位器,采用查招标的方式,基于FPGA和Verilog语言
    2022-07-28 04:32:07下载
    积分:1
  • audio_verilog
    AUDIO音频模块AN831的录音及播放FPGA代码,测试通过(AUDIO audio module AN831 recording and playback of FPGA code, the test passed)
    2020-09-12 09:27:58下载
    积分:1
  • UC1676C
    51单片机测试程序,IC:UC1676,4线串口(51 MCU test program, IC:UC1676 4-LINE, SPI INTERFACE)
    2020-10-17 11:17:28下载
    积分:1
  • FULL-FPGA-SCH
    包括Cyclone II EP2C20 原理图.CycloneII开发板原理图fpga.EP1C3T144 FPGA develop board manual.EP1C6Q240C6开发板原理图.EP2C8开发板原理图.EPM1270F256C5 MAX_II_board_schematics.SF-EP1V2+FPGA开发板原理图.XC3S400红色飓风开发板原理图.红色飓风II代开发板原理图2.(Including the Cyclone II EP2C20 schematic . CycloneII development board schematics fpga.EP1C3T144FPGA develop board manual.EP1C6Q240C6 development board schematic . EP2C8development board schematics . EPM1270F256C5MAX_II_board_schematics.SF-EP1V2+FPGA development board schematic . XC3S400red hurricane development board schematics. Red hurricane II development board schematic diagram2)
    2012-04-28 15:47:07下载
    积分:1
  • 一个UART协议验证
    一个 ;通用异步接收器/发送器UART,简称 ; ;/ˈ居ːɑːRT /,是 ;计算机硬件 ;设备之间的数据并行转换 ; ;和 ;serialfo
    2022-04-10 03:32:48下载
    积分:1
  • verilog实现有限域GF(28)弱对偶基乘法器
    采用verilog实现的有限域GF(28)弱对偶基乘法器,本原多项式: p(x) = x^8 + x^4 + x^3 + x^2 + 1 ,多项式基: {1, a^1, a^2, a^3, a^4, a^5, a^6, a^7},弱对偶基: {1+a^2, a^1, 1, a^7, a^6, a^5, a^4, a^3+a^7}
    2022-07-03 03:48:26下载
    积分:1
  • 利用程序实现ADC_TLC549采样
    本系统利用AD芯片TLC549进行AD采样并在数码管上显示TLC549AD采样程序 在数码管上显示 我们的TLC549AD是独立的模块,没有直接和FPGA链接。所以我们在使用时,要用杜邦线链接起来。视频教程适合我们21EDA电子的所有学习板
    2022-08-16 16:10:23下载
    积分:1
  • yuandaima
    以GPS为时间基准,实现多传感器器数据同步采集,整合信息后发送 VERILOG语言编写 QUARTUS II环境(GPS-time basis, synchronized multi-sensor data acquisition, integration of information after sending VERILOG language environment QUARTUS II)
    2014-10-12 19:15:45下载
    积分:1
  • ad数模转换
    基于ad7470,ad5331的数模转换和模数转换的采集系统,已通过modelsim和quartus验证,输入0到2.5v的正弦波波形,转换输出通过采集卡的波形基本类似。
    2022-09-22 14:55:03下载
    积分:1
  • 696516资源总数
  • 106641会员总数
  • 4今日下载