网站首页

16 位进行选择加法器 verlog 代码

于 2022-09-08 发布文件大小:2.97 kB

 0  79

下载积分: 2 下载次数: 1

我要下载

代码说明：

它是为使用多个波纹的常规结构的 16 位进行选择加法器 verilog 代码执行加法器和多路复用器

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

vendingmachine
vendingmachine vhdl code

2011-12-03 20:53:39下载

积分：1
3780点FFT/IFFT的实现代码，已经在硬件上验证同过了
这是实现一个关于dmbt 3780点的fft 的算法的verilog code，该代码已经完成了硬件验证，为了捞点分，我把箱底的东东拿出来给大家分享了，希望对正在做这方面的同志提供一点帮助，唉

2022-01-26 08:00:37下载

积分：1
z80_latest.tar
Vhdl design z80 for altera users

2013-04-24 14:47:01下载

积分：1
flash
本程序是fpga控制flash的读写程序，包括了程序和仿真时的测试文件(fpga flash)

2013-07-21 14:47:36下载

积分：1
TW2867_ADV7171
FPGA TW2867输入到ADV7171显示实验(FPGA TW2867 input to the ADV7171 display experiment)

2021-03-19 15:19:19下载

积分：1
shiyan5
应用布莱克曼窗实现FIR滤波器，并绘制相应波形图案(Application Blackman window FIR filter, and draw the corresponding waveform pattern)

2014-01-09 11:50:49下载

积分：1
16-bit-CPU
单周期16位CPU的设计,我们的计算机组成原理课设，可以实现R型、I型和J型指令，内有报告和指导书(Single-cycle 16-bit CPU design, our Principles of Computer Organization class set, you can achieve R-type, type I, and J-type instructions, reports and instructions)

2020-08-02 10:28:35下载

积分：1
2010-xilinx-fpga-
北京中教仪装备技术有限公司制作，关于xilinx FPGA使用的教程，包括ISE、picoblaze、microblaze等的使用说明。(some paper for the use of ise， picoblaze,microblaze)

2011-12-15 10:25:49下载

积分：1
percent
verilog编写的计算百分比模块(Verilog prepared by calculating the percentage module)

2005-03-08 21:33:38下载

积分：1
VLSI DSP 练习
在体系结构中目前为加法器和乘法器在 verilog 和节奏 45nm---报表表与代码 (verilog)---引用 vlsidsp 的 parhi 进行了模拟这完成由自己 charantej — — 9524435535

2022-08-14 18:35:15下载

积分：1

696518资源总数
105559会员总数
1今日下载

16 位进行选择加法器 verlog 代码

0 个回复

热门标签

热门下载