登录
首页 » Verilog » 16 位进行选择加法器 verlog 代码

16 位进行选择加法器 verlog 代码

于 2022-09-08 发布 文件大小:2.97 kB
0 108
下载积分: 2 下载次数: 1

代码说明:

它是为使用多个波纹的常规结构的 16 位进行选择加法器 verilog 代码执行加法器和多路复用器

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • getCPU
    获取主机CPU信息,VS2008编译通过,含详细说明(Get information on the host CPU, VS2008 compiler, containing detailed instructions)
    2014-11-27 10:07:21下载
    积分:1
  • sd_slave_device
    verilog source code for SD card SLAVE DEVICE IP-Core
    2021-04-12 22:18:56下载
    积分:1
  • huffman
    huffman transform in vhdl language
    2013-08-26 13:17:15下载
    积分:1
  • xapp1026
    XILINX中LWIP协议例子应用指南,有实际例子(Examples of applications in LWIP agreement XILINX Guide, a practical example)
    2020-10-13 22:07:32下载
    积分:1
  • 组合下载器SCH-3-RENEW
    有自己制作的下载器原理图,包含了stlinkv2,XDS100V3,USBBLASTER.原理图和封装,一款多功能下载器。(Have their own production downloader schematic diagram, contains stlinkv2, XDS100V3, USBBLASTER. Schematic diagram and encapsulation, a multi-function downloader.)
    2019-02-28 17:27:16下载
    积分:1
  • APB 总线
    APB 总线。可以实现单个数据在总机与从机之间的读写功能(This can achieve the read and write functions of a single data between the master and the slave .)
    2017-08-22 16:04:06下载
    积分:1
  • RISC
    说明:  RISC全部源码,包含仿真文件,使用makefile脚本编写,能通过vcs编译(RISC all source code, including simulation files, using makefile script, can be compiled through VCS)
    2020-04-14 22:10:52下载
    积分:1
  • Adder4
    本设计是设计了一个4位全加器的内容,是由4个一位全加器串联而成的(The design is to design a full adder 4 content, is one of four full adder in series from the)
    2009-05-11 19:50:58下载
    积分:1
  • 新建
    MCP4725实现的i2c驱动程序,通过DA转换实现函数发生器(MCP4725 come ture i2c drive program,Through da conversion function generator in English)
    2017-06-18 10:42:07下载
    积分:1
  • Verilog HDL程序LDPC编码器
    LDPC编码的Verilog HDL程序源代码,包括仿真数据等,内容比较全,用quartusII仿真的。
    2022-07-25 21:52:30下载
    积分:1
  • 696516资源总数
  • 106442会员总数
  • 11今日下载