-
cpu mips
实现多周期mips
设计一个32位MIPS多周期微处理器 具有多种 算数指令：
(Design a 32-bit MIPS microprocessor multi-cycle arithmetic instructions
- 2023-03-29 18:05:04下载
- 积分：1
-
Idddc_30mF
中频70M，30M带宽LFM信号，采样率为102.4M，，数字下变频后，还进行了三倍抽取，最后还得到I，Q两路信号
(IF 70M, 30M bandwidth LFM signal, the sampling rate 102.4M, under digital variable frequency after also carried out three times extracted, and finally also received the I and Q signals)
- 2012-07-25 23:56:30下载
- 积分：1
-
Quartus_II部分实例
说明： 38译码器，D触发器，全加器，计数器，抢答器，优先编码器，111序列检测器，并行输入转串行输出(poor English.
38 decoder, D trigger, full adder, counter, scrambler, priority encoder, 111 sequence detector, parallel input to serial output)
- 2020-05-18 12:06:54下载
- 积分：1
-
NN-using-FPGA
thesis about design and implementation neural network using FPGA
- 2013-12-29 16:23:52下载
- 积分：1
-
FPGA基于verilog语言的pll数字锁相环
应用背景pll数字锁相环在FPGA中具有很重要的作用，在提取信号同步时钟等方面都有应用。关键技术FPGA的PLL数字锁相环的实现基于verilog语言，采用鉴相器、滤波、数控振荡器、分频器的结构进行实现。
- 2022-02-02 05:35:33下载
- 积分：1
-
UART模块
在FPGA上用Verilog实现的UART串口通信模块，包含分频模块，接收模块，发送模块，可以更改波特率，适合初学者学习，已经在板子上得到了验证。
- 2022-10-02 05:35:03下载
- 积分：1
-
source
I2C MASTER DESIGNED by Verilog
- 2020-06-18 23:40:02下载
- 积分：1
-
test_vhdl
vhdl测试程序，用于初雪者熟悉hdl的具体语法应用。比较简单了。(VHDL test procedure for the First Snow hdl who are familiar with the application of specific syntax. A relatively simple.)
- 2009-01-09 18:25:34下载
- 积分：1
-
浮动点加法器 32 位
浮点加法器 32 位使用 verilogused 添加 2 浮点数......
- 2022-05-18 00:14:40下载
- 积分：1
-
数字代码管显示0-9
开发板管脚有利于显示从0-9的所有数字，能够依次显示，能自己设定时间。字体会变化。
- 2022-08-11 02:44:55下载
- 积分：1
