网站首页

登录

软件开发环境ISE 7.1i仿真环境：ModelSim SE 6…

于 2022-02-19 发布文件大小:152.68 kB

 0  118

下载积分: 2 下载次数: 1

我要下载

代码说明：

软件开发环境：ISE 7.1i 仿真环境：ModelSim SE 6.0 1. 这个实例实现通过ModelSim工具实现一个具有“百分秒，秒，分”计时功能的数字跑表； 2. 工程在project文件夹中，双击paobiao.ise文件打开工程； 3. 源文件在rtl文件夹中，paobiao.v为设计文件，paobiao_tb.tbw是仿真测试文件； 4. 打开工程后，在工程浏览器中选择paobiao_tb.tbw，在Process View中双击“Simulation Behavioral Model”选项，若正确安装ModelSim，系统将自动打开ModelSim进行行为仿真，运行仿真即可得到仿真结果。-Software development environment: ISE 7.1i simulation environment: ModelSim SE 6.01. Realize this instance through the ModelSim tool realize a

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

UART(RS232)
用VERILOG语言实现的通用异步串行收发器（RS232收发器），波特率可设置，通讯稳定，已成功应用于实际项目。(VERILOG language with universal asynchronous serial transceivers (RS232 transceiver), the baud rate can be set, communication stability, has been successfully applied in actual projects.)

2021-04-01 10:59:08下载

积分：1
hilbert_transformer.tar
hilbert 变换的vhdl源代码，来源于网上，本人也做过简单的8抽头的，但这个的算法还没搞懂，希望懂行的下载了研究一下，给个中文的简单的说明！(hilbert transform VHDL source code from the Internet, I have been a simple 8-tap, but even before they get to know this algorithm, I hope knowledgeable downloaded to look for a simple description of the Chinese!)

2020-10-19 21:37:25下载

积分：1
hamming
verilog语言实现一个CPU，汇编程序实现汉明编码功能，输入11位代码，输出15位编码结果。(Verilog language to achieve a CPU, assembler to achieve Hamming coding function, enter 11 bit code, output 15 bit encoding results.)

2020-07-03 14:00:01下载

积分：1
Xilinx公司Accel DSP项目
xilinx accel dsp实例项目工程-xilinx accel dsp project

2023-03-09 20:10:02下载

积分：1
VHDL参考程序，他们的初学者参考使用
vhdl参考程序，供初学者参考使用-VHDL reference procedures, their use and reference for beginners

2022-04-19 08:23:59下载

积分：1
classdiagramnew
class diagram diagram for AIRS

2015-06-10 22:44:10下载

积分：1
如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。...
如果不考虑占空比，直接利用计数器来进行分频，则占空比会发生变化。下面程序实现1：1的三分频。-if not duty cycle directly counter to the use of sub-frequency, duty cycle will change. Below a program : a third of the frequency.

2022-01-21 05:34:37下载

积分：1
这是spi接口传输的一部分内容，本源码一共三部分，功能：spi接口的的实现即对外设的读写数据...
这是spi接口传输的一部分内容，本源码一共三部分，功能：spi接口的的实现即对外设的读写数据-This is the spi interface transfer part of the contents of a total of three parts of this source, function: spi interface that the realization of the read and write data to the peripheral

2022-01-30 17:08:30下载

积分：1
zixiechengxu
用verilog编写的包含有与DSP通信，三电平svpwm实现的程序，(Written in verilog contains communicate with the DSP, three-level svpwm realize the procedures)

2021-04-18 15:28:51下载

积分：1
cf_ad9649_ebz_edk_14_4_2013_03_19.tar
说明： ad9649的fpga驱动程序,FMC接口，基于Xilinx KC705(AD9649 Evaluation Board, FMC Interposer & Xilinx KC705 Reference Design)

2020-06-28 14:00:02下载

积分：1

696516资源总数
106783会员总数
25今日下载