登录
首页 » VHDL » Verilog ADPLL文件和testbench。V

Verilog ADPLL文件和testbench。V

于 2022-02-25 发布 文件大小:25.04 kB
0 137
下载积分: 2 下载次数: 1

代码说明:

verilog ADPLL file with testbench.v

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • 伺服电机控制
    伺服电机 RC 伺服电机是的电机的位置可以从外部控制的一种。他们是小巧、 紧凑而且相当便宜。所以他们大多用在机器人项目。轴的旋转角度是限于 270 度左右。 典型的 RC 伺服有三个连接。 黑色: Gnd 红色: 电源 (5 VDC) 白色: 控制销 (PWM) 请点击左侧文件开始预览 !预览只提供20%的代码片段,完整代码需下载后查看 加载中 侵权举报
    2022-05-29 22:19:02下载
    积分:1
  • ex4
    statemachine project for my school
    2011-12-02 21:07:27下载
    积分:1
  • Moltiplicatore-FP
    moltiplicatore floating point
    2009-05-12 20:26:28下载
    积分:1
  • ofdm_integration
    整合的OFDM调制解调方法,matlab文件,modelsim仿真(Integration OFDM modulation and demodulation method, matlab file, modelsim simulation)
    2012-09-03 17:13:35下载
    积分:1
  • Chapter2
    通信IC设计的第二章Verilog参考学习代码,方便初学者学习入门,供学习参考用The codes of Chapter1 of《Communication IC Design》(The codes of Chapter2 of《Communication IC Design》)
    2017-03-07 15:47:04下载
    积分:1
  • Viterberi 解码器
    Viterberi 解码器使用 vhdl 编程实现将被用于制作增强功能
    2023-03-06 21:00:04下载
    积分:1
  • 《Verilog HDL 程序设计教程》6
    《Verilog HDL 程序设计教程》6-"Verilog HDL Design Guide" 6
    2022-02-21 13:38:55下载
    积分:1
  • 本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0...
    本文使用实例描述了在 FPGA/CPLD 上使用 VHDL 进行分频器设 计,包括偶数分频、非 50%占空比和 50%占空比的奇数分频、半整数 (N+0.5)分频、小数分频、分数分频以及积分分频。所有实现均可 通过 Synplify Pro 或 FPGA 生产厂商的综合器进行综合,形成可使 用的电路,并在 ModelSim 上进行验证。 -This article describes the use of examples in the FPGA/CPLD prescaler to use VHDL to design, including the even-numbered sub-frequency, non-50 duty cycle and 50 duty cycle of the odd-numbered sub-frequency, semi-integer (N+ 0.5) sub-frequency, fractional-N, as well as scores of sub-band frequency points. All can realize through the Synplify Pro or FPGA manufacturers integrated synthesizer to form a circuit can be used and verified in the ModelSim on.
    2022-08-24 20:51:04下载
    积分:1
  • CLOCK1027
    设计了一个电子时钟,功能包括定点报时,设置闹钟,校时等(Designed an electronic clock, features include fixed-point timekeeping, setting alarms, school hours, etc.)
    2018-07-01 18:11:41下载
    积分:1
  • SPI_Code(Verilog)
    SPI总线硬件描述语言Verilog下的实现,含主模式和从模式的实现,经过仿真验证,可作为一个单独的模块使用(SPI bus under the Verilog hardware description language to achieve with the main mode and slave mode realization, through simulation, can be used as a separate module uses)
    2021-05-13 13:30:02下载
    积分:1
  • 696518资源总数
  • 106174会员总数
  • 31今日下载