-
vjtag
说明： quartus vitual jtag代码使用接口，通过该接口模板方便使用者通过jtag在线读取FPGA的数据。(The quartus virtual JTAG code uses an interface, through which users can read FPGA data online.)
- 2020-05-06 09:42:50下载
- 积分：1
-
fft in dspbuilder under VHDL source code and test incentives document matl ab mo...
fft在dspbuilder下产生VHDL源码及其测试激励文件的matlab模型,在modelsim下仿真通过-fft in dspbuilder under VHDL source code and test incentives document matl ab model, the simulation under through modelsim
- 2022-03-14 15:52:36下载
- 积分：1
-
bit7_Binary_to_BCD_LED
二进制转十进制BCD码 Verilog语言 quartusII(Binary to decimal BCD code Verilog language quartusII)
- 2013-09-14 16:49:39下载
- 积分：1
-
vhdl 加法器 vhdl 加法器
vhdl 加法器
vhdl 加法器 vhdl 加法器
vhdl 加法器-vhdl adder vhdl adder vhdl adder
- 2022-09-01 23:25:03下载
- 积分：1
-
对乒乓球比赛FPGA代码
fpga code for pong game
- 2022-12-07 00:25:03下载
- 积分：1
-
AD9826
AD9826中文说明书 ，对于学习AD9826元件有很大的帮助。(AD9826 Discription in Chinese)
- 2015-04-12 14:22:34下载
- 积分：1
-
S04_基于ZYNQ的HLS 图像算法设计基础
VIVADO HLS IMAGE 使用文档(vivado image processing example text of zynq)
- 2020-06-17 11:40:02下载
- 积分：1
-
lab4_0419
Run-Length Encoder
Example:
Input Sequence (hexadecimal format): 0A, 14, 14, 14, 14, 14, 14, 14, 56, 56, 56, 56, 56, 32, 32, 07
Output Sequence (hexadecimal format): 0A, 14, 87, 56, 85, 32, 32, 07
- 2015-05-04 05:36:31下载
- 积分：1
-
基于CPLD的交通信号灯的实现
基于CPLD的交通信号灯的实现，使用VHDL语言，使用不同颜色的二极管分别代表红黄绿三种信号灯。在数码管上可以分别显示倒计时。
- 2022-03-12 13:41:19下载
- 积分：1
-
kbfp
实现任意整数倍的信号分频，可调，不存在毛刺，波形完整，可运于信号的分析与检测(Arbitrary integer multiple of the signal frequency, adjustable, there is no glitch, waveform integrity, and can transport the analysis and the detection signal)
- 2015-08-14 22:58:22下载
- 积分：1
