登录
首页 » VHDL » vhdl 加法器 vhdl 加法器 vhdl 加法器

vhdl 加法器 vhdl 加法器 vhdl 加法器

于 2022-09-01 发布 文件大小:22.22 kB
0 151
下载积分: 2 下载次数: 1

代码说明:

vhdl 加法器 vhdl 加法器 vhdl 加法器-vhdl adder vhdl adder vhdl adder

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • Discrete cosine transform and inverse discrete cosine transform of the HDL code...
    离散余弦变换及反离散余弦变换的HDL代码及测试文件。包括VHDL及Verilog版本。可用途JPEG及MEPG压缩算法。-Discrete cosine transform and inverse discrete cosine transform of the HDL code and test files. Including VHDL and Verilog versions. And MEPG can use JPEG compression algorithm.
    2023-04-06 08:40:04下载
    积分:1
  • Description Sramoc (K, M) said the figures used in 0,1,2 ..., K
    描述 Sramoc ( K , M ) 表示用数字0、1、2…、K-1组成的自然数中能被M整除的最小数。给定 K、M,求Sramoc ( K,M )。例如 K=2,M=7的时候,Sramoc( 2 , 7 ) = 1001。 输入 第一行为两个整数K、M满足2
    2022-05-25 16:18:18下载
    积分:1
  • WA
    说明:  QUARTUS2 16.9 VHDL FPGA ENDAT2.2
    2020-11-24 17:50:21下载
    积分:1
  • velocity_Verilog
    速度表(velocity)要求:1.显示汽车Km/h数;2.车轮每转一圈,有一传感脉冲;每个脉冲代表1m的距离;3.采样周期设为10s; 4.要求显示到小数点后边两位;5.用数码管显示;6. 最高时速小于300Km/h。(约为83.3m/s) (use verilog to realize velocity)
    2020-07-13 15:08:51下载
    积分:1
  • 3。这个核心的分配必须是免费的。充电
    3. Distribution of this core must be free of charge. Charging is -- allowed only for value added services. Value added services -- would include copying fees, modifications, customizations, and -- inclusion in other products.-3. Distribution of this core must be free of charge. Charging is-- allowed only for value added services. Value added services-- would include copying fees, modifications, customizations, and-- inclusion in other products.
    2022-01-31 13:42:46下载
    积分:1
  • 《Verilog HDL 程序设计教程》3
    《Verilog HDL 程序设计教程》3-"Verilog HDL Design Guide" 3
    2023-02-08 02:25:03下载
    积分:1
  • 标准的异步串口通讯设计程序――基于VHDL编程
    标准的异步串口通讯设计程序――基于VHDL编程-communication design programme of standard asynchronous serial port base on VHDL programme
    2023-04-04 00:20:03下载
    积分:1
  • datamapping
    Verilog实现数据映射,解决CPM调制中的比特流向符号的转化(Implement of data mapping with Verilog)
    2021-03-15 16:29:22下载
    积分:1
  • FPGA基于VHDL的Turbo码
    如果本版权声明未从文件中删除,并且任何衍生作品包含原始版权声明和相关免责声明,则可以不受限制地使用和分发本源文件。
    2022-03-06 11:21:33下载
    积分:1
  • 在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。
    在quartus软件下用VHDL语言实现DDS,可产生正弦,余弦,方波,三角波以及锯齿波。-In the Quartus software using VHDL language realize DDS, can generate sine, cosine, square, triangle and sawtooth waves.
    2023-01-28 08:15:03下载
    积分:1
  • 696516资源总数
  • 106783会员总数
  • 25今日下载