网站首页

视频解码之RGB转YUV模块(Verilog)

于 2022-02-25 发布文件大小:1.41 kB

 0  103

下载积分: 2 下载次数: 1

我要下载

代码说明：

资源描述视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog) 视频解码之RGB转YUV模块(Verilog)

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

fft_8
基二8点fftverilog实现。经过modelsim仿真通过(Base 2 fftverilog implementation at 8 o clock. Go through the modelsim simulation)

2021-02-21 16:49:42下载

积分：1
故障时钟检测电路的设计
采用延时锁相环设计时钟延时电路，然后通过比较时钟信号来判断时钟信号是否发生时毛刺。压缩文件是一个VIVADO2015.1写的工程，包括测试文件，verilog语言编写

2023-04-02 23:55:03下载

积分：1
key_test
fpga的按键程序，实现按键和led的对应点亮。(The key program of FPGA realizes the corresponding lighting between keys and led.)

2018-04-13 00:00:28下载

积分：1
xapp953
Two-Dimensional Rank Order Filter Author: Gabor Szedo

2012-05-15 02:50:41下载

积分：1
greedy_snake
基于Basys2开发板实现VGA输出，PS/2键盘接入的贪吃蛇游戏，键盘上下左右控制方向，小键盘+键控制速度，小键盘回车开始游戏，空格暂停游戏。(Basys2 based development board to achieve VGA output, PS/2 keyboard access Snake game, up and down the keyboard to control the direction, speed control keypad+ key keypad Enter to start the game, pause the game space.)

2021-03-27 17:09:12下载

积分：1
ComChange-12061629
并行读写14路串口数据，数据被写入FIFO，在收到读写信号后，SPI发送数据出去(Parallel read and write 14 serial port data, SPI send data)

2019-03-13 01:38:44下载

积分：1
W5100
使用spi模式初始化w5100，实现了快速以太网的初步建立(Using the spi mode initialization w5100, to achieve the initial establishment of a Fast Ethernet)

2020-08-02 20:08:35下载

积分：1
ADS8329
ADC芯片ADS8329数据采集的verilog代码，已经用在工程中，没问题。(ADC chip ADS8329 data acquisition Verilog code, has been used in the project, no problem.)

2020-11-20 11:29:37下载

积分：1
verilog 多周期CPU设计
计算机组成与设计课程设计用verilog与FPGA设计多周期CPU 通过modelsim仿真与ISE综合

2022-02-28 19:50:26下载

积分：1
sobel
基于FPGA的Spartan-6系列的SOBEL算法实现(Implementation of SOBEL Algorithm Based on FPGA)

2018-05-09 15:25:33下载

积分：1

696518资源总数
106208会员总数
21今日下载

视频解码之RGB转YUV模块(Verilog)

0 个回复

热门标签

热门下载