-
FIFO
用verilog语言的实现FIFO存储器，以先进先出的方式处理数据(The FIFO memory is implemented in Verilog language, and data is processed in FIFO)
- 2017-07-15 09:33:21下载
- 积分：1
-
两个例子提醒我们如果我们要使用锁存器则不需要任何操作，如果我们想避免锁存器的话，我们要让这个元器件的每一个可能条件赋予一个值...
两个例子提醒我们如果我们要使用锁存器则不需要任何操作，如果我们想避免锁存器的话，我们要让这个元器件的每一个可能条件赋予一个值-signal or variable "" may not be assigned a new value in every possible path through the Process Statement
- 2022-05-22 18:34:33下载
- 积分：1
-
uart_tr(3)
uart_tr 异步串口通信主机 使用verilog HDL语言编写(uart_tr the host of the uart )
- 2015-06-08 21:02:17下载
- 积分：1
-
ModelSim.SE.v6.0-ROR
modelsim crack versin 6
- 2009-04-30 02:23:21下载
- 积分：1
-
lab2
说明： 使用vivado和Xilinx开发板实现抢答器，开发板为Xilinx Artix-7(Using vivado and Xilinx development board to achieve the responder, the development board is Xilinx artix-7)
- 2021-04-23 01:58:48下载
- 积分：1
-
pll
PLL 锁相环verilog程序 可以直接使用(The PLL can be used directly good use)
- 2014-08-28 19:06:33下载
- 积分：1
-
vend
自动售货机，根据所要的东西，自动收费，并进行找零(Vending machine, according to what you want to automatically charge and conduct Keep the change)
- 2010-01-10 16:56:54下载
- 积分：1
-
xc3s400芯片详细的英文资料，xc3s400的FPGA开发板使用者必看
xc3s400芯片详细的英文资料，xc3s400的FPGA开发板使用者必看-chip xc3s400 detailed information in English, xc3s400 the FPGA development board users see
- 2023-09-02 13:00:04下载
- 积分：1
-
altera公司cpld的原理图库(protel格式)
altera公司cpld的原理图库(protel格式)-sch.lib about altera s cpld.
- 2022-03-18 02:53:20下载
- 积分：1
-
canbus verilog实现，原代码文件
canbus verilog实现，原代码文件-canbus verilog implementation, the original source document
- 2022-06-15 18:20:23下载
- 积分：1
