-
AHB-answers
这个文档回答了很多关于AHB总线在使用上经常遇到的问题(this doc gives a lot of answers for using AHB bus when doing design)
- 2020-10-21 12:17:24下载
- 积分：1
-
四人抢答器,FPGA,Verilog
以设计的参考示例为例，当设计文件加载到目标器件后，按下核心板复位按键，表示开始抢答。然后，同时按下S1-S4，首先按下的键的键值被数码管显示出来，对应的LED灯被点亮。与此同时，其它按键失去抢答作用。DE2开发板子
- 2022-06-19 01:33:42下载
- 积分：1
-
polar_encoder_1024 (1)
该部分的主要功能是完成基于FPGA的polar码编码。(The main function of this part is to complete the FPGA-based polar code coding.)
- 2021-01-10 16:58:50下载
- 积分：1
-
AXI协议的slave的verilog实现
AXI（Advanced eXtensible Interface）是一种总线协议，该协议是ARM公司提出的AMBA（Advanced Microcontroller Bus Architecture）3.0协议中最重要的部分，是一种面向高性能、高带宽、低延迟的片内总线。它的地址/控制和数据相位是分离的，支持不对齐的数据传输，同时在突发传输中，只需要首地址，同时分离的读写数据通道、并支持Outstanding传输访问和乱序访问，并更加容易就行时序收敛。AXI 是AMBA 中一个新的高性能协议。AXI 技术丰富了现有的AMBA 标准内容，满足超高性能和复杂的 请点击左侧文件开始预览 ！预览只提供20%的代码片段，完整代码需下载后查看 加载中 侵权举报
- 2022-07-20 13:16:27下载
- 积分：1
-
使用Verilog HDL的全加器的设计
一个全加器和，增加了二进制数和帐户进行的值以及。一一位全加器加三一位数字，通常写成 ；A，B，和 ； ；CIN； ；一 ；和 ；B ；是操作数，和 ；CIN ；是一位从以前的少重要阶段。[ 2 ] ；全加器通常是在一个级联的加法器的一个组成部分，其中添加8、16、32，等位的二进制数。该电路产生一二位输出，输出端和通常由信号 ；cout ；和 ；S，
- 2022-12-29 08:15:03下载
- 积分：1
-
8253
8253可编程定时器/计数器芯片 VeriLog实现(8253 programmable timer/counter chip VeriLog achieve)
- 2013-05-31 20:40:23下载
- 积分：1
-
gg
说明： FPGA实现基带成型滤波器，升余弦滚降系数，多进制调制(FPGA)
- 2010-12-20 17:55:18下载
- 积分：1
-
NAND型闪存接口程序 NANDflash
NAND型闪存接口程序 里面包含了datasheet以及测试程序 (NAND flash memory interface program)
- 2020-06-26 00:00:02下载
- 积分：1
-
cmv2000
CMV2000采集的数据，进行图像的位对齐，图像的预处理
- 2022-01-31 10:30:47下载
- 积分：1
-
stm8uart
Demo program for use UART STM8S
- 2013-09-05 03:18:35下载
- 积分：1
|
联系客服（QQ：3324461878）
