-
tlk2711test
用verilog语言实现了tlk2711serdes芯片的高速串行功能，包含工程与仿真文件，亲测可用(Using Verilog language to achieve a high-speed serial tlk2711serdes chip function, including the project and the simulation file, pro test available)
- 2020-12-29 23:39:00下载
- 积分：1
-
FPGA数码管时钟显示
FPGA时钟显示程序，可以按照正常的时间，频率可调，数码管显示00-00-00，中间的-可改。只要采用嵌套的循环结构实现
- 2022-03-18 09:57:48下载
- 积分：1
-
random
Verilog使用$random()函數簡單範例(Verilog using the $ random () function of a simple example)
- 2009-06-18 11:54:19下载
- 积分：1
-
biaojue4
此代码实现4人表决功能，4人中有三人同意即为通过。(Four voting)
- 2013-10-29 21:46:07下载
- 积分：1
-
master_slave
AXI4-Lite总线的主从机读写，例程及代码(AXI4-Lite Bus Host-Slave Read-Write, Routine and Code)
- 2019-03-22 22:24:20下载
- 积分：1
-
Verilog-classic-tutorial
Verilog经典教程，非常好的资料！值得一看！(Classic Verilog tutorials, very good information! Worth a visit!)
- 2012-11-12 09:32:53下载
- 积分：1
-
the-verilog-code-of-can-usb-i2c
CAN总线，I2C，USB等的FPGA实现源码(CAN bus, I2C, USB, etc. FPGA implementation source)
- 2012-12-15 01:25:33下载
- 积分：1
-
waveform_-generator
简易信号波形发生器，可以产生四种波形，频率1k-20K步进可调。学习Verilog HDL的好例子。(imple signal waveform generator, can produce four waveform, frequency 1 k-20 k step can be adjusted. Learning Verilog good example of HDL.
)
- 2011-06-12 21:13:27下载
- 积分：1
-
static-timing-analyze
特权同学主讲的FPGA设计的时序约束专题（STA部分）(Speaker privileged classmates timing constraints for FPGA design topics (STA section))
- 2013-07-11 13:23:46下载
- 积分：1
-
basys3 官方教程
四个实验带你入门Basys3，快速入门，轻松上手74 系列IP 封装实验示波器实验设计信号发生器实验设计Microblaze 串口实验内附源码
- 2022-03-04 17:04:59下载
- 积分：1
