登录
首页 » VHDL » 电梯的游戏

电梯的游戏

于 2022-03-01 发布 文件大小:196.92 kB
0 137
下载积分: 2 下载次数: 1

代码说明:

在 VHDL 中实现的游戏 实施LFSR创建与随机游戏板 随机颜色。使用VGA控制器和块内存 我们显示游戏板,并写入它取决于某些规则。用户 可以控制如何密游戏板填充,则显示什么颜色, 而如何快速模拟。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • IIR-FPGA
    基于FPGA实现IIR滤波器的程序,用VERILOG编程语言实现(The program based on the FPGA implementation of the IIR filter is implemented in the VERILOG programming language)
    2017-05-24 11:08:15下载
    积分:1
  • Ping_pong_Sparten3e-master
    说明:  FPGA实现乒乓球游戏 代码及仿真 VGA实现(FPGA realizes table tennis game code and simulation VGA implementation)
    2019-05-06 20:22:13下载
    积分:1
  • 0_09_uart_tx
    说明:  在FPGA板卡上面,通过单个按键实现串口的发送功能,带仿真需要自行修改一下工程配置(On the FPGA board, the sending function of the serial port is realized by a single key, and the engineering configuration needs to be modified by the simulation)
    2020-03-26 08:40:39下载
    积分:1
  • 20753
    基于VHDL的FPGA开发快速入门·技巧·实例 ,电子工程师创新设计必备宝典系列之FPGA开发全攻,未来,FPGA 开 发能力对工程师而言将成为类似C 语言的基础能力之一,面对这样的发展趋势,你还能简单地将FPGA 当成一种逻辑器件吗?还能对FPGA 的发展无动于衷吗?(基于VHDL的FPGA开发快速入门·技巧·实例 )
    2013-12-19 09:33:31下载
    积分:1
  • 设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。...
    设计了一个异步时钟域间进行通行的模块,并采用Modelsim进行仿真验证,仿真结果满足预期的目的。-Designed an asynchronous clock domains between the passage of the module, and use Modelsim for simulation, the simulation results meet the intended purpose.
    2022-02-04 07:33:00下载
    积分:1
  • SVPWM_method
    给出了SVPWM算法的详细FPGA实现方法!(A detailed FPGA SVPWM algorithm to achieve the method!)
    2017-04-05 13:43:14下载
    积分:1
  • fir48
    48阶FIR滤波器的verilog,包含测试文件(48-order FIR filter verilog, including test paper)
    2021-04-14 19:58:55下载
    积分:1
  • FPGA的SRAM存储器的控制程序,包括时序测试
    FPGA的SRAM存储器的控制程序,包括时序测试-FPGA
    2023-03-19 08:20:03下载
    积分:1
  • 课程设计要求设计并用FPGA实现一个数字频率计,具体设计要求如下: 测量频率范围: 10Hz~100KHz 精度: ΔF / F ≤ ±2 % 系统外部...
    课程设计要求设计并用FPGA实现一个数字频率计,具体设计要求如下: 测量频率范围: 10Hz~100KHz 精度: ΔF / F ≤ ±2 % 系统外部时钟: 1024Hz 测量波形: 方波 Vp-p = 3~5 V 硬件设备:Altera Flex10K10 五位数码管 LED发光二极管 编程语言:Verilog HDL / VHDL-curriculum design and FPGA design to achieve a digital frequency meter, the specific design requirements are as follows : measurement frequency range : 10Hz to 100KHz precision : F/F 2% external clock system : 1024Hz Waveform Measurement : square Vp-p = 3 ~ 5 V hardware : Altera Flex10K10 five digital LED light emitting diode programming languages : Verilog HDL/VHDL
    2022-07-04 09:14:33下载
    积分:1
  • DS28E01
    用verilog语言实现加密芯片DS28E01的调用操作命令。(Using Verilog language to achieve the encryption chip DS28E01 call operation commands.)
    2021-03-17 09:49:21下载
    积分:1
  • 696518资源总数
  • 106164会员总数
  • 18今日下载