登录
首页 » VHDL » 电梯的游戏

电梯的游戏

于 2022-03-01 发布 文件大小:196.92 kB
0 114
下载积分: 2 下载次数: 1

代码说明:

在 VHDL 中实现的游戏 实施LFSR创建与随机游戏板 随机颜色。使用VGA控制器和块内存 我们显示游戏板,并写入它取决于某些规则。用户 可以控制如何密游戏板填充,则显示什么颜色, 而如何快速模拟。

下载说明:请别用迅雷下载,失败请重下,重下不扣分!

发表评论

0 个回复

  • VHDL经典教程,下了不会后悔
    VHDL经典教程,下了不会后悔-VHDL Tutorial classic, the next will not regret it
    2022-01-25 20:37:44下载
    积分:1
  • 用verilog写的很好的cpu core
    用verilog写的很好的cpu core-using Verilog write a good cpu core
    2023-06-03 16:40:03下载
    积分:1
  • AD9117芯片配置程序
    说明:  实现AD9117芯片的配置功能,这是一款DAC芯片(Realize the configuration function of ad9117 chip, which is a DAC chip)
    2020-07-07 16:58:58下载
    积分:1
  • 波动
    用FPGA实现pwm调制波,通过单片机软核控制输入量来实现任意占空比方波的产生-wave
    2022-02-21 19:23:40下载
    积分:1
  • And the string conversion of the code is relying on the synchronization state ma...
    这个并串转换代码是依靠同步状态机来实现其控制的。其实并串转换在实际的电路中使用还是比较多的,尤其在通信线路方面的复用和分解方面,原理上就是一个串并转换和并串转换的过程。举个简单的例子,计算机串口发送数据的过程,如果满足发送条件了,其实就是一个并串转换的过程了。好了,废话不说,看代码就是。 -And the string conversion of the code is relying on the synchronization state machine to achieve its control. In fact, string conversion circuit in the actual use of, or more, particularly in the area of communication lines and the decomposition of reuse, the principle is a string and the conversion and the conversion process and string. Here is a simple example, the computer serial port of the process of sending data, if sent to meet the conditions, but in fact is a process of conversion and a string. Well, do not talk nonsense, look at the code is.
    2022-03-29 17:46:13下载
    积分:1
  • uart_byte_rx
    说明:  libero soc工程,实现通过串口接收到单字节数据后并返回发送给上位机(Libero SOC project, which realizes receiving single byte data through serial port and sending it back to host computer)
    2020-06-21 09:20:01下载
    积分:1
  • FPGA开发板上实现秒表计数器功能
    这是我上大三时的电子设计题目,叫秒表的功能实现。利用ISE软件进行编程,代码是VHDL语言的,可以实现时(0-9)分(0-59)秒(0-59)即最大10小时的计数,对于不同开发板,可以适当修改代码,使之成为更加广泛的计数器。代码纯原创,请下载。
    2023-01-08 12:35:04下载
    积分:1
  • taxi
    利用Verilog HDL语言设计了出租车计费器,使其具有时间 显示、计费以及模拟出租车启动、停止、复位等功能,并设置了动态扫描电路显示车费和对应时间,显示 了硬件描述语言Verilog—HDL设计数字逻辑电路的优越性。(Design using Verilog HDL language a taxi meter, it has time display, billing and simulation taxi start, stop, reset and other functions, and set dynamically display scanning circuit and the corresponding time fare, shows the hardware description language Verilog-HDL design advantages of digital logic circuits.)
    2011-08-30 08:18:51下载
    积分:1
  • vhdlcoder
    VDHL的简单DEMO演示,有利于初学者学习使用(VDHL simple demo DEMO will help beginners learn to use)
    2008-01-16 15:44:44下载
    积分:1
  • FPGA-matrix
    任意维数矩阵求逆的fpga实现,矩阵求逆是矩阵运算中最重要且最难实现的一种运算(fpga implementaion of matrix inverse of any dimension)
    2014-09-30 20:07:51下载
    积分:1
  • 696518资源总数
  • 105547会员总数
  • 4今日下载