网站首页

抢答器的VHDL语言设计他的基本功能是，在四组参赛的情况下，首先抢答的发出抢答信号，此时其它抢答电路失去控制作用，在优先抢答的要在固定时间进行答题，否则直接扣一分

于 2022-03-01 发布文件大小:1.68 MB

 0  131

下载积分: 2 下载次数: 1

我要下载

代码说明：

四路控制抢答器模块设计他的基本功能是，在四组参赛的情况下，首先抢答的发出抢答信号，此时其它抢答电路失去控制作用，在优先抢答的要在固定时间进行答题，否则直接扣一分

下载说明：请别用迅雷下载，失败请重下，重下不扣分！

发表评论

0 个回复

modelsim的使用如何操作使用和安装如何安装
ModelSim的使用如何操作和使用以及安装如何安装

2023-08-09 04:45:02下载

积分：1
gmsk
利用fpga实现gmsk的调制并仿真，全部代码(Fpga implements gmsk)

2020-12-24 00:09:06下载

积分：1
简单的APB I2S接口
简单的apb i2s接口，verilog代码，包括rtl实现和testbench(apb i2s interface . coded by Verilog. including rtl and testbench)

2019-01-18 16:52:05下载

积分：1
murata ads 2011 model
ADS是安捷伦科技公司的EDA软件这个库的等效电路数据使用ADS2011，后来只。（请参阅ADS2009U1有关图书馆的信息和更早版本）

2023-09-10 01:30:04下载

积分：1
VERILOGFIFO
FIFO的verilog描述(Verilog description of the FIFO)

2009-04-12 18:06:50下载

积分：1
vending-machine
用Verilog实现自动售货机功能，代码较初级。易懂，内含test文件。(Automatic vending machines function with Verilog code than the primary. Understandable, containing test files.)

2013-11-30 20:25:34下载

积分：1
clkdiv
基于Verilog的FPGA时钟分频程序(FPGA clock frequency division program based on Verilog)

2018-06-10 17:08:57下载

积分：1
ddr3_sun
说明：使用DDR3IP核进行仿真，写入读取数据(Using DDR3IP core to simulate, write and read data)

2021-01-07 00:48:53下载

积分：1
CPU
C++获取CPU占用率，一个类和一个头文件(Gets the CPU Use rate)

2015-01-23 11:15:32下载

积分：1
Vending-Machine-using-Moore
Vending Machine simulation using Moore sequence

2016-05-30 08:24:35下载

积分：1

696518资源总数
105895会员总数
18今日下载

抢答器的VHDL语言设计他的基本功能是，在四组参赛的情况下，首先抢答的发出抢答信号，此时其它抢答电路失去控制作用，在优先抢答的要在固定时间进行答题，否则直接扣一分

0 个回复

热门标签

热门下载

抢答器的VHDL语言设计 他的基本功能是，在四组参赛的情况下，首先抢答的发出抢答信号，此时其它抢答电路失去控制作用，在优先抢答的要在固定时间进行答题，否则直接扣一分

0 个回复

热门标签

热门下载

抢答器的VHDL语言设计他的基本功能是，在四组参赛的情况下，首先抢答的发出抢答信号，此时其它抢答电路失去控制作用，在优先抢答的要在固定时间进行答题，否则直接扣一分