-
MP3译码器的VHDL代码
MP3解码器的VHDL源代码 ,很实用的，设计时可以参考 ，很罕见的完整MP3 decoder源码 -VHDL code for MP3 decoder
- 2022-05-07 23:05:49下载
- 积分：1
-
LFM
说明： 该程序使用Verilog语言产生LFM信号(The program uses Verilog language to generate LFM signals.)
- 2021-04-19 09:38:51下载
- 积分：1
-
ALU
说明： 包含一个ALU，实现斐波那契数列的计算。1.接受两个6位二进制输入。2.通过手动输入的时钟驱动每个周期进行一次计算。3.结果输出到led灯（使用NEXYS4开发板）(Including an ALU to realize the calculation of Fibonacci sequence. 1. Accept two 6-bit binary inputs. 2. Each cycle is driven by a clock input manually. 3. Output to LED lamp (using NEXYS4 development board))
- 2019-04-11 14:14:50下载
- 积分：1
-
是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。...
是vhdl语言，在fpga开发板上实现十进制技术（7段数码管显示），包括复位，清零，计数使能。-Is the VHDL language, in the FPGA development board realize decimal technology (7 digital tube display), including reset, cleared, counting enable.
- 2022-03-20 12:25:41下载
- 积分：1
-
vga_driver
verilog语言设计的VGA驱动。在Quarus11.0下编译成功，并在Altera cyclone4开发板上测试OK(verilog language design VGA driver. In Quartus11.0 successfully compiled and Altera cyclone4 development board test OK)
- 2016-05-25 17:19:18下载
- 积分：1
-
这是一个LCD驱动的VHDL代码
this a LCD Driver VHDL code -this is a LCD Driver VHDL code
- 2022-03-17 09:49:14下载
- 积分：1
-
Cordic 算法实现
Cordic 算法，并用该算法实现 sin 和 cos 函数。
在这个 cordic 算法顶层下，有 4 个模块。分别为按钮脉冲检测 btnPulse，角度输入 ang，板卡显 示 disp，算法核心 cordic。
BtnPulse 按分频后的时钟间隔检测对应按钮位置，当检测到连续三次的结果依次为 0、1、1 时 发送一次按钮脉冲 pulse。pulse 被作为 ang 模块的时钟，在每个 ang 的上升沿，根据按钮的对 应位置将相应的数据进行增加或减少。
显示模块 disp 将进行运算后的对应的三角函数值对应到数码管上。其中，实现象限的功能是根 据在第二第四象限的 sin，cos 结果的绝对值与在第一象限相比是将 sin 值和 cos 值交换。而第三 象限的绝对值保持不变。因此，该程序实质上仅计算第一象限的三角函数值，位于其他象限的 在 disp 模块中改变了显示值。正负是通过判断哪种三角函数位于某个象限，通过少量组合逻辑 即可得到。
在 cordic 算法模块中，为了增加计算的精度，选择了进行 28 次迭代。而为了方便移位运算，将 角度数据长度拓展至 32 位，将 cordicPipeline 模块中的数据长度变为 52，由于在其他模块中使 用了 IEEE.STD_LOGIC_UNSIGNED，为了防止冲突，选择手动计算符号位。由于大部分运算均是 重复，因此只要在 cordic 模块中反复调用 cordicPipeline 模块即可，仅需为 cordicPipeline 模块添 加一个使能输入，当计数到 28 时使能失效，停止运算。
- 2022-01-31 04:14:12下载
- 积分：1
-
ser_par
24bitAD数据采样进行串并转换，并行输出。另包括24位DA并串转换，串行输出。(24bitAD data sampling and converted to strings, parallel output. Other notable features include 24-bit DA and string conversion, serial output.)
- 2009-12-10 15:46:54下载
- 积分：1
-
A brief introduction of direct digital frequency synthesis (DD S), the use of DD...
简单介绍了直接数字频率合成技术(DD S)，利用DDS设计任意
波形发生器，其能够产生矩形波、正弦波、三角波、锯齿波等多种波形 -A brief introduction of direct digital frequency synthesis (DD S), the use of DDS design of arbitrary waveform generator, which can produce rectangular wave, sine wave, triangle wave, sawtooth waveform etc.
- 2022-04-02 02:31:45下载
- 积分：1
-
viterbi_soft
维特比译码器，调用IP核，软判决输入，开发平台Xilinx Spartan-6系列FPGA(viterbi decoder, using IP core resource, soft decision input,develop platform is Xilinx Spartan-6 series FPGA)
- 2021-01-17 22:58:46下载
- 积分：1
